VIP20

本课程属于：022-Zynq 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Zynq图像处理流水线构建实战

📚 共计 30 章节

Zynq平台概述

Zynq架构简介（PS与PL）· 选型 · 开发板 · 环境搭建

Vivado开发流程

创建工程 · IP核 · Block Design · 比特流 · XSA

Vitis软件开发流程

平台工程 · 应用工程 · Hello World · 编译调试

AXI总线基础

AXI4/AXI4-Lite/AXI4-Stream · 握手时序 · VIP仿真

VDMA原理与配置

VDMA IP · 帧缓存 · 同步/异步模式 · 寄存器配置

图像传感器接口

OV5640/MT9V034 · SCCB/I2C · MIPI与DVP对比

传感器接口

Video In to AXI4-Stream IP

IP功能 · 像素格式转换 · 行/场同步信号处理

AXI4-Stream to Video Out IP

IP功能 · 时序生成器 · VGA/HDMI输出

视频输出时序

HDMI输出接口设计

HDMI协议 · TMDS编码 · ADV7511/HDMI IP

图像采集流水线搭建

Sensor → VDMA → DDR → VDMA → HDMI 完整通路

流水线系统

帧缓存与DDR控制

MIG IP · DDR3/DDR4 · 多帧缓存 · 帧同步/丢失处理

图像预处理IP

RGB转灰度 · 色彩空间转换 · 图像缩放

预处理缩放

图像滤波IP设计

均值/高斯/中值滤波 · Sobel边缘检测 HLS实现

HLS图像处理基础

Vivado HLS · ap_int/hls::Mat · 流水线与数组优化

HLS实现图像二值化

大津阈值算法 · HLS实现仿真 · OpenCV对比验证

二值化大津

HLS实现图像缩放

最近邻/双线性插值 · pipeline/unroll优化

HLS实现形态学操作

腐蚀·膨胀·开运算·闭运算 HLS实现

自定义IP封装

HLS打包为IP · AXI4-Lite控制接口 · 寄存器映射

IP封装AXI-Lite

多IP集成与流水线

图像处理IP串联 · AXI4-Stream直连 · 时钟/复位域

集成流水线

性能分析与优化

帧率计算 · 延迟分析 · 资源利用率 · 时序收敛

中断与DMA传输

GIC中断控制器 · VDMA中断 · PS-PL中断交互

双核AMP架构

Cortex-A9双核 · AMP/SMP · 共享内存 · 核间中断

Linux驱动开发

VDMA驱动框架 · 字符设备 · mmap零拷贝 · 测试程序

PYNQ框架入门

PYNQ环境 · Overlay · Python调用IP · Jupyter

PYNQ图像处理实战

调用VDMA · 实时显示摄像头 · Python滤波

OpenCV在Zynq上的移植

交叉编译 · OpenCV与HLS协同 · 性能对比

实时视频处理系统

1080p@60fps · 流水线深度优化 · DDR带宽计算

多路视频处理

多路VDMA并行 · MIG多端口仲裁 · 拼接/画中画

项目实战：智能摄像头

人脸检测(HLS) · 目标跟踪 · OSD叠加显示

项目实战：边缘AI加速器

CNN加速器IP · 量化部署 · 端到端演示

边缘AI加速器