4. 仿真入门：Testbench结构、Vivado Simulator使用、波形查看、仿真时间尺度设置

说实话，很多刚入行的朋友觉得仿真就是点一下“Run Simulation”就完事了。但我在项目里吃过不少亏——有一次一个简单的计数器，仿真波形看着没问题，上板就是跑飞。后来才发现，是Testbench里时钟周期写错了，差了那么0.1ns。

嗯，仿真这件事，说白了就是给你的设计搭一个“测试台”。你设计的模块是颗芯片，Testbench就是那个测试座、信号发生器、还有示波器。今天我就带你把这套东西捋清楚。

4.1 Testbench的基本结构

一个标准的Testbench，其实就干三件事：产生激励、连接DUT、检查结果。我习惯把它写成“无端口模块”——因为它不需要对外连线，它自己就是老大。

来看一个最简单的例子。假设我们有一个计数器模块 counter：

// 这是我们的DUT（Design Under Test）
module counter (
    input  clk,
    input  rst_n,
    output reg [3:0] cnt
);
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            cnt <= 4'd0;
        else
            cnt <= cnt + 1'b1;
    end
endmodule

那它的Testbench长这样：

module tb_counter();

    // 1. 声明信号
    reg         clk;
    reg         rst_n;
    wire [3:0]  cnt;

    // 2. 例化DUT
    counter u_counter (
        .clk  (clk),
        .rst_n(rst_n),
        .cnt  (cnt)
    );

    // 3. 产生时钟
    initial begin
        clk = 0;
        forever #5 clk = ~clk;  // 周期10ns
    end

    // 4. 产生复位
    initial begin
        rst_n = 0;
        #20;
        rst_n = 1;
    end

    // 5. 监控输出（可选）
    initial begin
        $monitor("Time=%0t, cnt=%d", $time, cnt);
    end

    // 6. 设置仿真结束
    initial begin
        #200;
        $finish;
    end

endmodule

你看，结构其实很固定。我个人习惯把每个initial块只做一件事——时钟归时钟，复位归复位，激励归激励。这样后期改起来特别方便，不会牵一发动全身。

4.2 Vivado Simulator的使用

Vivado自带的仿真器叫XSim。说实话，它比不上Modelsim或者VCS那么强大，但胜在方便——不用切工具，一个环境搞定所有。

启动仿真的方式有两种：

• Flow Navigator → SIMULATION → Run Simulation
• 直接在Tcl Console输入： launch_simulation

我建议你刚开始用第一种，点几下鼠标就进去了。等熟练了再用Tcl，效率高很多。

仿真跑起来之后，你会看到波形窗口。这里有几个常用操作：

• 放大/缩小： Ctrl+滚轮，或者用工具栏的放大镜
• 测量时间： 按住Ctrl，点击两个位置，会自动显示时间差
• 查看数值： 鼠标悬停在波形上，会显示当前时刻的数值
• 设置光标： 点击波形上的位置，会添加一条竖线，方便对齐观察

4.3 波形查看的实用技巧

波形看不对，调试全白费。我见过太多人盯着波形发呆，其实只是没设置对显示方式。

首先，进制显示很重要。右键信号 → Waveform Style，可以选择二进制、十进制、十六进制。我习惯把地址总线设成十六进制，数据总线看情况，控制信号用二进制。

其次，分组显示。如果你的设计有多个同类型信号，比如 data_in[7:0]，可以右键选择“Radix → Unsigned Decimal”，这样一眼就能看出数值变化。

还有一个我常用的功能——添加比较标记。在波形窗口里，你可以添加多个光标，然后看它们之间的时间差。这对于检查时序约束是否满足特别有用。

4.4 仿真时间尺度设置

这个知识点虽然小，但坑特别多。时间尺度用`timescale指令来设置，格式是：

`timescale 时间单位 / 时间精度

举个例子：

`timescale 1ns / 1ps

意思是：时间单位是1ns，精度是1ps。也就是说，你写#5代表5ns，但仿真器内部可以分辨到1ps的精度。

我曾经在项目里遇到过一个问题：两个模块用了不同的timescale，一个用1ns/1ps，一个用1ns/100ps。结果仿真波形对不上，一个信号跳变沿差了那么几十皮秒。后来统一成1ns/1ps才解决。

另外要注意，timescale是编译指令，不是Verilog关键字。它影响的是它后面的所有模块，直到遇到下一个timescale。所以最好在每个文件的头部都写上，不要依赖默认值。

4.5 本章知识体系

下面这张图帮你理清仿真的核心逻辑：

这张图把仿真入门拆成了四个模块。你从Testbench结构入手，然后学会用Vivado Simulator跑仿真，接着掌握波形查看的技巧，最后别忘了时间尺度这个细节。每一步都踩实了，仿真就不会出大问题。

好了，仿真入门就聊到这儿。记住一句话：仿真不花时间，调试就花时间。在仿真阶段把问题都揪出来，上板的时候才能睡个安稳觉。