01
时序分析基础
建立时间与保持时间 · 时序路径组成
输入到寄存器寄存器到输出
02
时序约束核心语法
create_clock · set_input/output_delay · set_false_path
set_multicycle_pathset_max_delay
03
时钟约束实战
单/多时钟域 · 生成时钟 · 异步时钟分组
时钟分组异步处理
04
I/O约束实战
源同步接口 · 系统同步 · 虚拟时钟应用
DDRSDRAM
05
时序收敛技巧
流水线 · 寄存器平衡 · 逻辑复制 · 重定时
综合优化布局布线
06
时序报告解读
Setup/Hold分析 · 关键路径 · 裕度计算
Violation根因
07
跨时钟域处理
同步器 · 异步FIFO · 握手协议 · 格雷码
双级触发器深度计算
08
SDC文件管理
SDC结构 · 多模式多角 · 优先级规则
脚本化约束
09
高级约束技巧
set_clock_groups · latency · uncertainty · data_check
bus_skew
10
综合与实现中时序优化
综合策略 · 物理综合 · 增量编译
网表级优化
11
时序例外处理
多周期路径 · 伪路径 · 最大最小延迟
set_false_path
12
片上变化与时序
OCV · derate · CRPR/CPPR · AOCV/SOCV
时序悲观
13
时序收敛方法论
自顶向下 · 渐进式收敛 · 时序预算
约束策略
14
常见时序问题排查
组合逻辑过深 · 扇出过大 · 布线拥塞
时钟偏斜
15
时序约束验证
时序DRC · 一致性检查 · STA交叉验证
仿真
16
多时钟域设计约束
CDC路径 · 异步复位同步释放 · 时钟域交叉
约束分析
17
高速接口时序约束
SerDes · JESD204B · PCIe接口
高速设计
18
时序收敛脚本自动化
Tcl脚本 · 报告解析 · 自动优化流程
自动化
19
低功耗设计与时序
时钟门控 · 多电压域 · 电源开关时序
低功耗
20
时序收敛案例分析
实际项目定位与解决全过程
实战
21
时序约束与后端实现
布局规划 · 时钟树综合 · 布线策略
后端
22
时序模型与库
Liberty · NLDM/CCS/ECSM · 库特征化
模型
23
时序收敛中的ECO
功能ECO · 时序ECO · 网表编辑 · 增量实现
ECO
24
异步电路时序约束
异步状态机 · 异步接口 · 脉冲同步器
异步
25
时序收敛工具使用
Vivado · PrimeTime · Tempus技巧
EDA
26
时序约束调试
约束冲突 · 路径可视化 · 覆盖率分析
调试
27
片上系统时序约束
NoC · 总线接口 · IP集成约束
SoC
28
时序收敛新趋势
机器学习 · 云上收敛 · AI辅助约束
前沿
29
时序收敛团队协作
版本管理 · 评审流程 · 度量指标
团队
30
综合实战项目
RTL到GDS完整收敛流程 · 约束与脚本
全流程项目