VIP20
本课程属于:022-Zynq 芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

高速数据采集与上板联调实战

📚 共计 30 章节
01
课程导论与硬件平台概览
雷达/通信/示波器场景 · ADC/DAC指标 · Zynq+FMC子板
概览硬件
02
ADC芯片选型与数据手册解读
AD9680关键参数 · JESD204B接口协议
选型协议
03
时钟系统设计
采样时钟抖动 · LMK04828配置 · FPGA PLL同步
时钟抖动
04
电源树设计与噪声抑制
模拟/数字分区 · LDO/DC-DC选型 · 纹波测试
电源噪声
05
FPGA逻辑设计基础 (Verilog)
always/assign/状态机 · SPI控制器
VerilogSPI
06
JESD204B IP核集成与调试
Vivado例化 · CGS/ILAS/用户数据 · ILA抓取
IP核调试
07
数据接收与缓存 (FIFO设计)
异步FIFO · 深度计算 · 仿真验证
FIFO跨时钟
08
数字下变频 (DDC) 原理与实现
混频/NCO/CIC/FIR · FPGA DDC模块
DDC滤波
09
触发逻辑设计
上升/下降沿 · 窗口/脉宽触发 · 预触发深度
触发逻辑
10
DDR4高速缓存
DDR4控制器IP · AXI4读写 · 连续存储
DDR4AXI
11
PCIe接口通信
PCIe Gen3 x4 · XDMA IP核 · 上位机高速传输
PCIeXDMA
12
上位机软件架构 (C++/Python)
Qt界面 · PyQt5 · 数据接收与波形显示
上位机PyQt
13
数据解析与波形绘制
二进制解析 · Matplotlib实时绘制 · 缩放测量
解析绘图
14
千兆以太网 (UDP) 传输
UDP/IP协议栈 · RGMII · Wireshark抓包
UDP以太网
15
多通道同步采集
SYSREF分发 · 多片ADC拼接 · 校准算法
多通道同步
16
校准技术
直流/增益/相位校准 · 实时流水线
校准流水线
17
噪声分析与信号完整性
PCB布局 · 差分对 · 眼图实测
信号完整性眼图
18
温度补偿与可靠性设计
温度传感器 · AGC环路 · 工业级考量
温度AGC
19
FPGA调试技巧
ILA抓取 · VIO调参 · 自检程序
调试ILA
20
联合调试 (上板实测)
信号发生器+示波器 · 正弦/方波/调幅 · 频谱对比
实测联调
21
性能指标测试
ENOB · SFDR · THD · 自动化测试脚本
指标自动化
22
常见问题排查
ADC输出0/数据错位/时钟失锁/丢包 · 解决方案
排查故障
23
项目实战:简易数字示波器 (一)
需求分析 · 系统框图 · 模块划分 · 计划
项目示波器
24
项目实战:简易数字示波器 (二)
ADC驱动 · 数据采集 · 仿真测试
驱动仿真
25
项目实战:简易数字示波器 (三)
触发与存储 · DDR4缓存集成
触发DDR4
26
项目实战:简易数字示波器 (四)
上位机波形显示 · 时基/电压档位切换
上位机显示
27
项目实战:简易数字示波器 (五)
整机联调 · 不同频率/幅度信号测试
联调测试
28
进阶话题:射频直采架构
AD9208 · 射频采样 · 前端设计要求
射频直采
29
进阶话题:ZYNQ软硬件协同设计
PS端Linux · AXI+DMA · PL交互
ZYNQ协同
30
课程总结与未来展望
知识体系回顾 · AI+采集趋势 · 进阶资源
总结展望