一、时序约束基础：什么是时序约束、为什么需要时序约束、时序约束的基本概念

各位同学，咱们今天聊聊时序约束。说实话，我刚入行那会儿，觉得时序约束就是个「填表格」的活儿——把SDC文件里的参数填满就完事了。直到有一次，我负责的一个AI加速器芯片，综合后时序报告一片绿灯，结果后仿真死活跑不过……后来才发现，我漏了一条跨时钟域的约束。那次教训让我明白：时序约束不是走形式，它是芯片能正常工作的「法律条文」。

1.1 什么是时序约束？

简单说，时序约束就是告诉EDA工具：你的电路必须在多快的速度下工作，以及数据必须在什么时间窗口内到达。

你想想看，数字电路里每个触发器都有个「脾气」——它只在时钟沿采数据。如果数据来得太早或太晚，它就会采到错误的值。时序约束就是给这些「脾气」画个框框。

我个人习惯把时序约束分成三类：

• 时钟约束：定义时钟周期、占空比、抖动等
• IO约束：定义芯片引脚与外部器件的时序关系
• 路径例外：告诉工具哪些路径可以放宽要求（比如伪路径、多周期路径）

1.2 为什么需要时序约束？

这个问题我问过很多新人，最常见的回答是「因为要跑STA」。嗯，没错，但更深层的原因是什么？

第一，没有约束，工具不知道你的目标频率。
我记得有一次，一个同事跑完综合后问我：「为什么我的电路只能跑100MHz？」我一看SDC文件，时钟周期写的是10ns（100MHz），但工具默认用了更保守的约束。说白了，你不告诉工具你要多快，它就会按最慢的来。

第二，约束是设计与验证的「共同语言」。
前端设计说「这个模块能跑500MHz」，后端说「不行，布线后只能跑400MHz」。谁说了算？时序约束就是裁判——它把抽象的速度要求，变成了具体的建立时间、保持时间检查。

第三，避免流片失败。
我曾经见过一个项目，因为漏了一条异步复位约束，导致芯片在低温下复位失败。那次流片损失了十几万美金……从那以后，我每次做时序约束都会逐条检查，尤其是跨时钟域和异步信号。

1.3 时序约束的基本概念

好，接下来咱们聊聊三个最基础的概念：建立时间、保持时间、时钟周期。这三个概念，说白了就是触发器的「三围」——决定了它能跑多快、能采多准。

1.3.1 建立时间（Setup Time）

建立时间是指：在时钟沿到来之前，数据必须保持稳定的最短时间。

为什么要有这个要求？因为触发器内部有个「判决门」，它需要一点时间来「看清楚」数据。如果数据在时钟沿前还在跳变，触发器就可能采到不确定的值。

用公式表示就是：

数据到达时间 + 建立时间 ≤ 时钟到达时间 + 时钟周期

嗯，这里要注意：建立时间检查的是「最慢路径」。我习惯在综合时留出10%~20%的余量，因为PVT（工艺、电压、温度）变化会影响实际延迟。

1.3.2 保持时间（Hold Time）

保持时间是指：在时钟沿到来之后，数据必须继续稳定的最短时间。

你想想看，触发器刚采完数据，内部电路还在「消化」这个值。如果数据立刻变化，它就会「消化不良」——采到错误的值。

保持时间检查公式：

数据到达时间 ≥ 时钟到达时间 + 保持时间

这里有个坑：保持时间检查的是「最快路径」。如果两个触发器之间的组合逻辑太短（比如直接连线），数据可能跑得太快，导致保持时间违例。我曾经在一个低功耗项目中，因为用了太多时钟门控，导致保持时间违例满天飞……后来加了一堆缓冲器才搞定。

1.3.3 时钟周期（Clock Period）

时钟周期就是时钟信号重复一次的时间。它决定了电路的最高工作频率。

时钟周期与建立时间、保持时间的关系可以用下图表示：

从上图可以看出：

• 时钟周期决定了数据必须在多长时间内从一级触发器传到下一级
• 建立时间要求数据在时钟沿前就稳定
• 保持时间要求数据在时钟沿后继续稳定

三者之间的关系可以用一个公式概括：

时钟周期 ≥ 时钟偏斜 + 组合逻辑延迟 + 建立时间 + 保持时间

嗯，这里要注意：时钟偏斜（Clock Skew）是指时钟到达不同触发器的延迟差异。如果时钟偏斜太大，即使组合逻辑很短，也可能导致时序违例。

好了，这一章的内容就到这里。时序约束看起来简单，但实际项目中坑很多。下一章我会聊聊如何编写SDC文件，以及那些容易踩的雷区。

---

可可精品资料库