第二章 开发环境搭建：Vivado/Quartus安装、License配置、工程创建、IP核管理
说实话，很多初学者一上来就急着写代码，结果卡在环境搭建上大半天。我见过太多人，下载了安装包却装不上，装上了又破解不了，破解了又不会建工程。嗯，这一章咱们就把这些坑一个个填平。
2.1 开发工具的选择：Vivado vs Quartus
先说说这两个工具的区别。说白了，Vivado是Xilinx家的，Quartus是Intel(原Altera)家的。你选哪个，主要看你用哪家的芯片。
我个人习惯是：做高端项目用Vivado，它的综合能力确实强。但Quartus的界面更友好，适合初学者上手。我在项目中遇到过用Vivado跑一个复杂设计，综合时间比Quartus快了将近一倍。
| 对比项 | Vivado | Quartus Prime |
|---|---|---|
| 支持厂商 | Xilinx (AMD) | Intel (Altera) |
| 综合引擎 | Synplify-based | Quartus内置 |
| IP核生态 | 丰富，但授权复杂 | 相对简单，易上手 |
| 调试工具 | Vivado Logic Analyzer | Signal Tap |
| 学习曲线 | 较陡 | 平缓 |
2.2 安装与License配置
2.2.1 Vivado安装
下载Vivado时，我建议你选WebPACK版本，免费的，功能也够用。除非你要用VU系列的大芯片，才需要买Pro版。
安装步骤其实很简单：
- 下载安装包，大概20-30GB
- 解压后运行xsetup.exe
- 选择Vivado HL WebPACK
- 勾选需要的器件库（别全选，太占空间）
- 等待安装完成（喝杯咖啡吧，至少半小时）
2.2.2 License配置
License这东西，说白了就是个授权文件。Vivado的免费License可以从Xilinx官网申请，填个邮箱就能拿到。
配置方法：
- 打开Vivado，点击Help → Manage License
- 选择Load License
- 找到你下载的.lic文件
- 点击确定，重启Vivado
2.2.3 Quartus安装
Quartus的安装比Vivado简单不少。下载Quartus Prime Lite版，也是免费的。安装时注意：
- 选择"单独安装"模式，别选"套件安装"
- 只勾选你需要的器件系列
- ModelSim可以一起装上，方便仿真
2.3 工程创建实战
好了，工具装好了，咱们来建个工程。我以Vivado为例，Quartus的操作大同小异。
2.3.1 Vivado工程创建
打开Vivado，点击Create Project。你会看到向导界面：
Project name: led_blink
Project location: D:/FPGA_Projects
Project type: RTL Project
Target language: Verilog
Simulator language: Verilog
这里要注意，工程名不要用中文，不要用特殊字符。我习惯用下划线分隔单词，比如uart_top、spi_master。
接下来选择器件：
- 如果是开发板，选对应的型号
- 如果是自己画板子，选你用的芯片
- 不确定的话，选一个常见的，比如xc7a35t
2.3.2 添加设计文件
工程建好后，添加源文件：
- 点击Add Sources
- 选择Add or create design sources
- 新建一个Verilog文件，比如top.v
- 写个简单的LED闪烁代码
module top(
input clk,
input rst_n,
output reg led
);
reg [23:0] cnt;
always @(posedge clk or negedge rst_n) begin
if (!rst_n)
cnt <= 24'd0;
else
cnt <= cnt + 1'b1;
end
always @(posedge clk or negedge rst_n) begin
if (!rst_n)
led <= 1'b0;
else if (cnt == 24'd5000000)
led <= ~led;
end
endmodule
2.4 IP核管理
IP核，说白了就是别人写好的功能模块。你想想看，如果每个项目都要自己写DDR控制器、PCIe接口，那得累死。所以Xilinx和Intel都提供了现成的IP核。
2.4.1 添加IP核
在Vivado里，点击IP Catalog，你会看到一大堆IP核：
- Clocking Wizard（时钟管理）
- Block Memory Generator（块内存）
- FIFO Generator（FIFO）
- DDS Compiler（直接数字频率合成）
双击你想用的IP核，配置参数，然后Generate。嗯，这里要注意，有些IP核需要额外的License，比如高速收发器相关的。
2.4.2 IP核配置技巧
我在项目中遇到过最头疼的事，就是IP核配置错了，导致整个工程跑不起来。后来我总结了几条经验：
- 先看Datasheet，了解每个参数的含义
- 用默认参数先跑通，再慢慢优化
- 配置完后，点"OK"之前，先点"Apply"看看有没有警告
2.4.3 IP核的更新与迁移
工具版本升级后，IP核也需要更新。Vivado有个"Report IP Status"功能，可以查看哪些IP核需要升级。但要注意，升级IP核可能会改变接口时序，所以升级后一定要重新验证。
2.5 本章知识体系
下面这张图，是我画的环境搭建核心流程，你一看就明白了：
嗯，环境搭建这部分，说白了就是一次性的工作。但千万别马虎，我见过太多人因为License没配好、路径有中文、IP核版本不对，浪费了好几天。你按我上面说的步骤来，应该不会出大问题。
最后提醒一句：装好环境后，先跑个LED闪烁的demo，验证一下工具链是否正常。这是最稳妥的做法。