01
Vitis HLS 基础回顾
理解 HLS 综合流程、调度与绑定、控制逻辑提取。
基础HLS
02
性能瓶颈分析
使用 Profile 报告、性能计数器、Vitis Analyzer 定位瓶颈。
分析工具
03
流水线优化 (Pipeline)
函数级流水与循环级流水，II（Initiation Interval）的概念与优化。
流水线II
04
数据流优化 (Dataflow)
任务级并行，FIFO 深度设置，消除数据流瓶颈。
并行FIFO
05
数组优化 (Partition/Reshape)
Block、Cyclic、Complete 分区策略，解决内存冲突。
内存分区
06
循环优化 (Unrolling/Tripcount)
完全展开、部分展开，Tripcount 对性能的影响。
循环展开
07
接口综合优化
AXI4-Stream、AXI4-Master、AXI4-Lite 的选择与配置。
接口AXI
08
数据类型与位宽优化
使用 ap_int/ap_fixed 自定义位宽，减少资源消耗。
位宽资源
09
内存架构优化
BRAM、URAM、DDR 的选择与数据布局。
存储BRAM
10
依赖关系分析
循环携带依赖、内存依赖、函数间依赖的消除方法。
依赖分析
11
吞吐量与延迟权衡
理解吞吐量（Throughput）与延迟（Latency）的平衡艺术。
性能权衡
12
资源利用率优化
LUT、FF、BRAM、DSP 的资源共享与复用。
资源复用
13
多核与多加速器设计
OpenCL 多 Command Queue，多 Kernel 并行执行。
多核OpenCL
14
主机端优化
数据预取、异步传输、内存映射与 Zero-Copy 技术。
主机Zero-Copy
15
编译选项与指令优化
使用 config_compile、config_schedule 等指令精细控制。
编译指令
16
定点数精度与性能
从浮点到定点的转换，精度损失与性能提升的权衡。
定点精度
17
条件分支优化
减少分支预测开销，使用 Select 操作符替代 if-else。
分支优化
18
查找表（LUT）优化
使用 LUT 实现复杂逻辑，减少 DSP 消耗。
LUTDSP
19
循环合并与拆分
Loop Fusion 与 Loop Fission 的适用场景。
循环合并
20
内存带宽优化
Burst 传输、数据对齐、Cache 友好访问模式。
带宽Burst
21
同步与异步操作
理解 HLS 中的 wait、event、barrier 机制。
同步异步
22
调试与验证
C/RTL 协同仿真、Waveform 分析、断言检查。
调试仿真
23
性能模型与估算
使用 HLS 报告估算性能，建立性能模型。
模型估算
24
高级综合策略
使用 #pragma HLS 与 Tcl 脚本进行批量优化。
pragmaTcl
25
异构计算架构
CPU+FPGA 协同设计，任务划分与数据流设计。
异构CPU+FPGA
26
实时系统优化
满足硬实时约束，最小化抖动（Jitter）。
实时抖动
27
功耗优化
动态功耗管理，时钟门控，数据路径优化。
功耗门控
28
版本控制与回归测试
使用 Git 管理 HLS 项目，自动化回归测试。
Git回归
29
案例实战：图像处理加速
Sobel 边缘检测全流程调优。
案例图像
30
案例实战：深度学习推理加速
卷积层优化全流程调优。
案例深度学习