第1章
Vitis平台概述
什么是Vitis平台 · 与传统SDSoC/SDAccel区别 · 核心组件
概念入门
第2章
开发环境搭建
安装Vitis & Vivado · 环境变量 · 验证安装
环境工具
第3章
理解硬件平台 (XSA)
XSA文件 · PS/PL配置 · 从Vivado导出
硬件XSA
第4章
软件平台 (BSP与FSBL)
BSP作用 · FSBL启动流程 · 配置BSP
启动BSP
第5章
第一个Vitis工程
创建Application Project · Hello World · 编译运行
上手IDE
第6章
系统调试器 (XSDB)
XSDB命令 · 连接目标 · 下载比特流 · 调试裸机
调试命令行
第7章
内存映射
PS DDR映射 · PL BRAM/URAM · 地址分配
内存地址
第8章
中断系统与异常处理
GIC配置 · PL→PS中断路由 · 中断服务函数
中断异常
第9章
DMA与数据搬运
AXI DMA · Simple/Scatter Gather · 库函数传输
DMA高性能
第10章
定时器与计数器
私有/全局/看门狗定时器 · 配置与应用
定时器系统
第11章
GPIO与MIO/EMIO
PS MIO配置 · PL EMIO扩展 · 控制LED/按键
GPIO外设
第12章
I2C总线通信
PS I2C控制器 · 读写EEPROM · 问题排查
I2C通信
第13章
SPI总线通信
PS SPI配置 · 主从模式 · ADC/DAC实例
SPI外设
第14章
UART串口通信
UART配置 · 波特率 · 中断收发 · UART Lite IP
UART串口
第15章
QSPI Flash控制器
QSPI配置 · 读写Flash · 存储用户数据
Flash存储
第16章
SD卡与文件系统
SD控制器 · FATFS移植 · 读写文件
SD卡文件系统
第17章
以太网与LwIP协议栈
EMAC配置 · LwIP集成 · TCP/UDP Echo Server
网络LwIP
第18章
USB控制器
Host/Device模式 · Mass Storage · HID驱动
USB驱动
第19章
自定义IP集成
Vivado创建AXI4-Lite外设 · 导出XSA · 编写驱动
IP自定义
第20章
多核AMP架构
Zynq AMP概念 · CPU0/CPU1分工 · 共享内存通信
多核AMP
第21章
OpenAMP与RPMSG
OpenAMP框架 · RPMSG通道 · 主从核通信实例
OpenAMPRPMSG
第22章
FreeRTOS移植与任务管理
移植FreeRTOS · 任务/调度 · 信号量与队列
RTOSFreeRTOS
第23章
性能分析
Vitis Analyzer · 性能计数器(APM) · 代码优化
性能优化
第24章
电源管理
PMU配置 · 动态频率调整 · 功耗测量
电源低功耗
第25章
安全启动与加密
RSA认证 · AES加密 · eFUSE · 安全启动流程
安全加密
第26章
版本管理 (Git)
Git管理Vitis工程 · .gitignore · 团队协作
Git协作
第27章
Vivado→Vitis完整流程
硬件设计 · 导出XSA · 平台工程 · 生成BOOT.BIN
流程BOOT.BIN
第28章
常见错误与调试技巧
编译/链接错误 · 运行时崩溃 · 内存泄漏排查
调试错误
第29章
实战：数据采集系统
综合项目 · 需求分析 → 部署 · 基于Zynq
实战项目
第30章
Vitis平台未来展望
Versal · AI Engine · Vitis HLS融合趋势
未来趋势