01
按键消抖概述
为什么需要消抖？机械按键的抖动特性与危害。
基础概念
02
传统消抖方案
软件延时消抖、RC硬件消抖的原理与局限性。
软件RC
03
硬件加速消抖核心思想
状态机+计数器，用硬件逻辑替代CPU轮询。
状态机计数器
04
状态机设计
空闲态、等待稳定态、确认态的三态转移图与Verilog实现。
FSMVerilog
05
计数器参数计算
时钟频率与消抖时间的关系，20ms消抖的计数器深度设计。
参数时序
06
边沿检测模块
同步器+边沿提取，消除亚稳态并捕获按键动作。
同步亚稳态
07
综合实验：按键控制LED
完整工程代码与仿真波形分析。
实验仿真
08
参数化设计
通过parameter实现可配置消抖时间，适应不同按键。
可配置parameter
09
低功耗优化
门控时钟与使能信号，减少无效翻转。
低功耗门控
10
多按键并行消抖
共享状态机 vs 独立状态机，面积与性能权衡。
并行架构
11
防抖与防连发
区分短按与长按，实现单击/双击/长按检测。
防连发长按
12
同步FIFO接口
将消抖后的按键事件存入FIFO，供CPU批量读取。
FIFO接口
13
AXI-Lite寄存器接口
通过总线配置消抖参数与读取状态。
AXI寄存器
14
中断机制
按键事件触发中断，减少CPU轮询开销。
中断效率
15
FPGA原型验证
在Xilinx Artix-7开发板上跑通按键消抖IP。
FPGA验证
16
仿真测试策略
随机抖动注入、边界条件测试、覆盖率分析。
仿真覆盖率
17
时序约束
对消抖模块设置合理的input delay与output delay。
时序约束
18
跨时钟域处理
按键来自异步时钟域时的同步化方案。
CDC同步
19
面积优化
复用计数器，用状态编码减少寄存器用量。
面积优化
20
速度优化
流水线处理，提高消抖模块的最高工作频率。
流水线频率
21
与软件消抖对比
实测数据对比，硬件加速的延迟与功耗优势。
对比实测
22
工业级应用
在工控面板、汽车中控中的实际案例。
工业案例
23
故障注入测试
模拟按键卡死、接触不良等异常场景。
故障测试
24
可测性设计
插入扫描链，方便ATE测试。
DFT扫描链
25
文档与IP打包
生成数据手册、集成指南、参考设计。
文档IP
26
UVM验证环境
搭建基于UVM的验证平台，自动化回归测试。
UVM验证
27
综合与实现
DC综合脚本、时序报告分析、面积报告解读。
综合DC
28
后仿真
带SDF反标的门级仿真，验证时序收敛。
后仿SDF
29
芯片流片案例
某MCU芯片中按键消抖模块的流片经验分享。
流片经验
30
课程总结与展望
从消抖到通用事件检测，未来发展方向。
总结展望