VIP20

本课程属于：017-Verilog开发 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Verilog仿真环境搭建指南

📚 共计 30 章节

Verilog仿真环境搭建：课程介绍与目标

数字IC设计流程概览 · 仿真位置 · 主流工具(VCS/Modelsim/iverilog) · 准备工作

Linux基础操作

为什么选择Linux · 发行版推荐 · 终端与Shell · 文件导航/操作命令

Linux进阶操作

vim · 权限管理 · 环境变量 · 包管理器 · 进程管理

iverilog工具链安装

简介 · 源码编译/二进制安装 · 验证 · GTKWave安装

VCS工具链安装

简介 · License配置 · 安装步骤 · 环境变量 · 验证测试

Modelsim/Questa安装

简介 · Windows/Linux安装 · License · Vivado集成

基本语法 · 变量 · 目标与依赖 · 编译示例

条件判断 · 函数 · 多目录 · 伪目标 · 通用模板

第一个仿真项目

项目结构 · RTL(计数器) · Testbench · 编译仿真 · 波形查看

Testbench编写基础

结构 · 时钟/复位 · initial/always · $display · 时间尺度

Testbench基础

Testbench进阶技巧

任务/函数 · 参数化 · 文件读写 · 随机化 · 覆盖率

Testbench进阶

波形调试技巧

GTKWave操作 · 信号分组 · 缩放测量 · 保存配置

Verdi调试工具

nTrace/nWave · FSDB生成 · 调试效率提升

版本控制Git基础

安装 · 仓库 · add/commit/push/pull · 分支 · .gitignore

Git进阶与协作

远程仓库 · 合并冲突 · 标签 · Git Flow · 项目应用

仿真脚本自动化

Shell脚本 · 自动化编译 · 批量回归 · 日志分析 · 定时任务

自动化脚本

Tcl脚本入门

Tcl基础 · 变量/列表 · 控制流 · 过程 · EDA工具应用

Tcl脚本进阶

字符串 · 文件操作 · 正则 · EDA交互 · 实战

Python脚本辅助仿真

环境准备 · 系统命令 · 日志解析 · 测试向量 · 可视化

仿真库管理

编译库 · 创建/管理 · 多库依赖 · 预编译 · 路径配置

库管理编译

多文件项目组织

文件列表 · 包含顺序 · 条件编译 · 宏定义 · 配置文件

仿真选项详解

编译/运行选项 · 波形转存 · 性能优化 · 调试选项

覆盖率驱动验证

代码/功能/断言覆盖率 · 收集 · 数据库 · 合并 · 回归

覆盖率验证

断言与形式验证

SVA基础 · 断言应用 · 覆盖率 · 形式验证工具 · 调试

UVM验证方法学入门

UVM架构 · 组件通信 · sequence · 仿真配置

仿真性能优化

编译优化 · 加速技术 · 多核 · 增量编译 · 数据管理

后仿真与时序仿真

门级仿真 · SDF反标 · 环境搭建 · 时序检查 · 调试

后仿真时序

混合语言仿真

Verilog/VHDL混合 · SV/C++ DPI · 环境配置 · 类型转换

持续集成与DevOps

CI/CD概念 · Jenkins/GitLab CI · 自动化回归 · 容器化

综合实战项目

需求分析 · 环境搭建 · Testbench · 回归测试 · 文档