VIP20

本课程属于：017-Verilog开发 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

SoC项目RTL实战：从零开始设计系统级芯片

📚 共计 30 章节

SoC项目概述

什么是SoC、SoC设计流程、RTL在SoC中的角色、课程项目介绍（一个简单的MCU SoC）

开发环境搭建

Linux环境配置、Git版本管理、Verilog仿真工具（VCS/Iverilog）安装、Makefile基础

RTL设计基础

组合逻辑与时序逻辑、阻塞赋值与非阻塞赋值、同步与异步复位、模块化设计思想

AHB-Lite总线协议

AHB-Lite信号定义、单次传输与突发传输、流水线操作、从机接口设计

APB总线协议

APB信号定义、状态机设计、读写操作时序、APB桥接器设计

SoC顶层架构设计

时钟与复位方案、电源域划分、总线矩阵设计、地址空间映射

CPU核心集成

RISC-V处理器核（如VexRiscv）的接口、指令与数据总线连接、中断控制器连接

片上存储器设计

SRAM控制器、ROM控制器、Flash接口设计、存储器地址映射

存储控制器

GPIO模块设计

APB从机接口、方向控制寄存器、数据寄存器、中断功能设计

UART模块设计

APB从机接口、波特率发生器、发送FIFO与接收FIFO、状态寄存器

SPI模块设计

APB从机接口、主从模式选择、时钟极性相位配置、FIFO设计

I2C模块设计

APB从机接口、起始/停止条件检测、字节传输、仲裁与同步

定时器模块设计

APB从机接口、可编程预分频器、比较匹配、PWM输出

看门狗模块设计

APB从机接口、超时计数、复位输出、窗口看门狗

看门狗可靠性

中断控制器设计

中断源管理、优先级编码、向量表支持、嵌套中断处理

DMA控制器设计

AHB主从接口、通道管理、传输类型（内存到内存、外设到内存）、链表模式

时钟与复位管理

PLL配置、时钟门控、异步复位同步释放、复位树设计

低功耗设计技术

时钟门控、电源门控、多电压域、DVFS概念、UPF文件基础

RTL仿真验证

Testbench结构、自检机制、覆盖率收集、波形调试技巧

UVM验证方法学入门

UVM基础架构、sequence/driver/monitor、scoreboard、寄存器模型

UVMSystemVerilog

形式化验证基础

断言（SVA）编写、属性检查、覆盖属性、形式化工具使用

逻辑综合入门

综合流程、时序约束（SDC）、面积与功耗优化、综合后仿真

静态时序分析

STA概念、建立时间与保持时间、时序路径分析、时序报告解读

动态功耗与静态功耗、功耗估算方法、功耗优化策略、功耗仿真

扫描链插入、ATPG、边界扫描、MBIST设计

后端设计基础

布局布线、时钟树综合、信号完整性、物理验证

SoC固件开发

启动流程、链接脚本、外设驱动编写、中断服务程序

软硬件协同验证

虚拟原型、FPGA原型验证、硬件加速仿真、调试接口

项目实战：MCU SoC集成与验证

整合所有模块、系统级仿真、FPGA上板测试

课程总结与进阶

SoC设计趋势、AI加速器SoC、开源SoC生态、职业发展建议