第1章
SPI协议基础
SPI总线概述 · 四线制信号定义 · 单主单从与多从机拓扑
协议基础
第2章
SPI时序分析
CPOL与CPHA详解 · 四种工作模式 · 建立/保持时间
时序CPOL/CPHA
第3章
RTL设计环境搭建
Verilog速览 · Vivado/Quartus · VCS/Modelsim配置
环境工具链
第4章
顶层模块架构设计
模块划分 · 时钟域与复位 · APB/AHB-Lite规划
架构顶层
第5章
时钟分频模块设计
任意整数分频 · 占空比调整 · 使能时钟生成
时钟分频
第6章
波特率发生器设计
基于系统时钟的SCK生成 · 频率配置 · 动态切换
波特率SCK
第7章
移位寄存器核心设计
并转串 · 串转并 · MSB/LSB优先配置
移位寄存器
第8章
发送数据路径设计
发送FIFO接口 · 数据加载与移位 · 完成标志
发送FIFO
第9章
接收数据路径设计
接收FIFO接口 · 数据采样与存储 · 溢出保护
接收溢出
第10章
主模式状态机设计
IDLE/SETUP/TRANSMIT/WAIT/DONE · 状态编码优化
状态机主模式
第11章
从模式状态机设计
从机选择检测 · 命令解析 · 数据响应 · 异常处理
从模式状态机
第12章
片选信号管理
自动/手动片选 · 片选延时 · 多从机轮询调度
片选CS
第13章
中断控制器设计
发送/接收/溢出中断 · 中断屏蔽与清除
中断控制
第14章
配置寄存器组设计
CR/SR/DR/BRR · 控制/状态/数据/波特率寄存器
寄存器配置
第15章
APB从机接口设计
APB协议状态机 · 地址译码 · 读写时序 · 等待插入
APB总线
第16章
AHB-Lite从机接口设计
AHB-Lite要点 · 单周期/流水线传输支持
AHB总线
第17章
FIFO存储器设计
同步/异步FIFO · 空满标志 · 深度/宽度参数化
FIFO存储
第18章
跨时钟域同步设计
双级触发器 · 握手协议 · 异步FIFO应用
跨时钟域同步
第19章
低功耗设计技巧
时钟门控 · 数据路径门控 · 空闲模式唤醒
低功耗门控
第20章
可配置性设计
参数化模块 · generate语句 · 数据位宽/FIFO深度
参数化可配置
第21章
仿真验证环境搭建
Testbench结构 · 时钟/复位生成 · 任务与函数封装
仿真Testbench
第22章
功能测试用例设计
基本读写 · 四种模式遍历 · 边界条件测试
测试用例
第23章
时序仿真与后仿真
SDF反标 · 门级仿真 · 时序违例分析与修复
后仿真SDF
第24章
覆盖率驱动验证
代码覆盖率 · 功能覆盖率 · SVA断言应用
覆盖率SVA
第25章
综合与约束编写
时序约束 · 输入/输出延迟 · 综合策略优化
综合约束
第26章
形式化验证入门
等价性检查 · 属性检查 · SPI协议属性定义
形式化验证
第27章
FPGA原型验证
管脚分配 · 时钟资源 · 片上调试(ILA/VIO)
FPGA原型
第28章
SPI Flash控制器实战
W25Q128读写 · 指令序列(READ/WRITE/ERASE) · 状态轮询
Flash实战
第29章
SPI传感器接口实战
ADXL345配置 · 数据读取 · 中断信号处理
传感器ADXL345
第30章
项目总结与进阶
常见错误复盘 · DMA集成 · 双线模式 · 开源控制器赏析
总结进阶