2、DDR硬件接口：DQ、DQS、CK、ADDR/CMD、BA等信号定义，差分时钟与单端时钟
好，咱们今天聊聊DDR的硬件接口。说实话，很多做FPGA的同学，代码写得飞起，但一提到DDR的管脚就有点懵。我当年第一次调DDR2的时候，也踩过不少坑。今天就把这些信号掰开揉碎了讲清楚。
2.1 核心信号：DQ、DQS、CK
这三个信号，是DDR的灵魂。你想想看，没有它们，数据根本传不了。
2.1.1 DQ——数据总线
DQ就是数据线，双向的。DDR3/DDR4通常以8位、16位或32位为一组。比如一个16位的DDR颗粒，就有16根DQ线。我在项目中遇到过一个问题：DQ信号在PCB上走线过长，导致时序裕量不够。后来加了端接电阻才搞定。
重要提醒：DQ信号是双向的，FPGA内部必须用双向IO（inout）来驱动。千万别搞成单向的，否则数据读不回来。
2.1.2 DQS——数据选通信号
DQS是伴随DQ一起传输的。写操作时，FPGA产生DQS；读操作时，DDR颗粒产生DQS。说白了，DQS就是数据的“时钟”。
DQS是差分信号，由DQS_p和DQS_n组成。为什么用差分？抗干扰能力强啊。我建议你在布局时，DQS差分对要等长、紧耦合，间距控制在5mil以内。
个人经验：DQS的相位很关键。写操作时，DQS的边沿要对齐DQ的中心；读操作时，DQS的边沿对齐DQ的边沿。这个关系搞反了，数据就全乱了。
2.1.3 CK——差分时钟
CK是DDR的主时钟，也是差分信号（CK_p和CK_n）。DDR的所有操作都基于CK的上升沿和下降沿。嗯，这里要注意：DDR是双沿采样，所以时钟频率是数据速率的一半。
举个例子：DDR3-1600，CK频率是800MHz，但数据速率是1600Mbps。为什么？因为每个时钟周期传两次数据。
| DDR标准 | CK频率 | 数据速率 |
|---|---|---|
| DDR3-1066 | 533 MHz | 1066 Mbps |
| DDR3-1600 | 800 MHz | 1600 Mbps |
| DDR4-2400 | 1200 MHz | 2400 Mbps |
2.2 地址与控制信号：ADDR、CMD、BA
这些信号负责告诉DDR：你要干什么、操作哪个地址。
2.2.1 ADDR——地址总线
地址线是单向的，从FPGA到DDR。DDR的地址是分时复用的：先送行地址（RAS），再送列地址（CAS）。这样做的好处是减少管脚数量。
我曾经犯过一个低级错误：地址线顺序搞反了。结果DDR死活不工作，查了两天才发现是原理图管脚映射错了。所以，画PCB时一定要仔细核对DDR颗粒的datasheet。
2.2.2 BA——Bank地址
BA信号选择DDR内部的Bank。DDR3有8个Bank（BA0~BA2），DDR4有16个Bank（BA0~BA3）。Bank的作用是让DDR可以同时打开多个行，提高访问效率。
避坑指南：我曾经在切换Bank时忘了预充电，导致数据冲突。记住：打开新行之前，必须先关闭旧行（Precharge命令）。
2.2.3 CMD——命令信号
CMD包括RAS_n、CAS_n、WE_n、CS_n、CKE等。这些信号组合起来，形成各种操作命令：
- ACTIVATE：打开行（RAS_n=0, CAS_n=1, WE_n=1）
- READ：读数据（RAS_n=1, CAS_n=0, WE_n=1）
- WRITE：写数据（RAS_n=1, CAS_n=0, WE_n=0）
- PRECHARGE：关闭行（RAS_n=0, CAS_n=1, WE_n=0）
- REFRESH：刷新（RAS_n=0, CAS_n=0, WE_n=1）
你想想看，这些命令的时序必须严格满足DDR规范。差一个时钟周期，数据就错了。
2.3 差分时钟 vs 单端时钟
这个问题，很多新手会问：为什么DDR要用差分时钟？单端不行吗？
我直接说结论：高频下，差分信号抗干扰能力更强。差分时钟的共模噪声会被抵消，而且信号摆幅小（通常只有几百毫伏），功耗更低。
单端时钟呢？低频可以用，但到了几百兆赫兹以上，噪声问题就很严重了。我记得有一次调试，单端时钟的抖动达到了50ps，导致DDR完全无法锁定。换成差分时钟后，抖动降到了5ps以下。
核心要点：DDR3及以上标准，CK必须是差分时钟。DDR2虽然也支持差分，但有些低端颗粒可以用单端。不过，我建议你一律用差分，省心。
2.4 知识体系结构图
下面这张图，把DDR硬件接口的核心逻辑串起来了。你一看就明白：
2.5 实战要点总结
说了这么多，我帮你理一下关键点：
- DQ/DQS/CK是铁三角——这三组信号必须等长布线，误差控制在±50ps以内。我建议你在PCB设计时，先布这三组，再布其他信号。
- 差分信号要成对处理——DQS_p和DQS_n、CK_p和CK_n，必须紧耦合。我曾经见过有人把差分对分开走线，结果信号质量一塌糊涂。
- 地址命令信号可以放松一点——ADDR/CMD/BA是单端信号，时序要求比DQ宽松。但也不能太随意，建议等长控制在±100ps以内。
- 端接电阻不能省——DQ和DQS需要ODT（片上端接），CK需要差分端接。省了端接，信号反射会让你怀疑人生。
我的习惯：每次画DDR的PCB，我都会先打印出datasheet的时序图，用红笔标出关键参数。然后对照着布线，一条一条检查。虽然慢，但从来没出过问题。
好了，DDR的硬件接口就讲到这里。这些信号定义清楚了，后面写状态机的时候，你心里就有底了。
可可精品资料库