3、同步器基础：双级触发器同步器原理，同步器的建立时间约束，同步器的MTBF计算

好，咱们今天聊聊同步器。这东西，说白了就是跨时钟域设计的“守门员”。

我刚入行那会儿，总觉得同步器不就是两个触发器串一块儿嘛，有啥好学的？结果第一次做多时钟域项目，就被亚稳态狠狠教育了一顿。从那以后，我每次做跨时钟域设计，都会老老实实把同步器原理再过一遍。

3.1 双级触发器同步器原理

先看最经典的电路结构。双级触发器同步器，就是两个D触发器级联，共享同一个目标时钟。

// 双级触发器同步器 Verilog 代码
module sync_2ff (
    input  wire clk_dst,   // 目标时钟域
    input  wire rst_n,     // 异步复位
    input  wire data_in,   // 异步输入
    output wire data_out   // 同步输出
);

reg sync_reg1, sync_reg2;

always @(posedge clk_dst or negedge rst_n) begin
    if (!rst_n) begin
        sync_reg1 <= 1'b0;
        sync_reg2 <= 1'b0;
    end else begin
        sync_reg1 <= data_in;
        sync_reg2 <= sync_reg1;
    end
end

assign data_out = sync_reg2;

endmodule

为什么是两个触发器，而不是一个？

你想想看，第一个触发器采样异步信号时，如果刚好碰到信号变化，就可能进入亚稳态。这个亚稳态的输出，需要一段时间才能稳定下来。第二个触发器的作用，就是等第一个触发器的输出稳定了，再去采样它。

说白了，第一个触发器“挡枪”，第二个触发器“保底”。

我在项目中遇到过一种情况：有人觉得两个触发器太浪费，想用一个触发器加一个组合逻辑代替。结果呢？组合逻辑把亚稳态传播得到处都是，整个模块都乱了。嗯，从那以后我再也不敢省这个触发器了。

3.2 同步器的建立时间约束

同步器不是万能的。它也有自己的“脾气”——建立时间和保持时间约束。

对于同步器中的每个触发器，我们都需要满足它的建立时间和保持时间要求。但这里有个关键点：第一个触发器的输入是异步的，我们无法保证它一定满足建立时间。这就是亚稳态的来源。

那怎么办？

我们只能保证第二个触发器满足建立时间。怎么做？通过时序约束告诉工具：从第一个触发器的输出到第二个触发器的输入，路径要足够短。

具体来说，我们需要在SDC文件中添加这样的约束：

# 对同步器路径设置宽松的约束
set_false_path -from [get_registers sync_reg1] -to [get_registers sync_reg2] -setup
set_false_path -from [get_registers sync_reg1] -to [get_registers sync_reg2] -hold

等等，这里有个坑。有些工程师会直接把同步器路径设成false path，觉得反正亚稳态不可避免。但我的习惯是：不要设false path，而是设成multicycle path。为什么呢？

我曾经在一个高速项目中，把同步器路径设成了false path。结果工具优化时完全不管这条路径，导致第一个触发器的输出到第二个触发器的延迟特别大。虽然亚稳态能稳定下来，但第二个触发器的建立时间反而更紧张了。

3.3 同步器的MTBF计算

MTBF，全称是Mean Time Between Failures，平均故障间隔时间。说白了，就是你的同步器多久会出一次错。

这个公式很重要，我建议你记下来：

MTBF = exp(t_r / τ) / (f_clk × f_data × T_0)

其中：

• t_r：可用的稳定时间（从时钟沿到下一个时钟沿的时间）
• τ：亚稳态时间常数（工艺相关，通常0.1~0.5ns）
• f_clk：目标时钟频率
• f_data：数据变化频率
• T_0：亚稳态窗口宽度（工艺相关，通常10^-15 ~ 10^-12秒）

这个公式告诉我们什么？

第一，MTBF和t_r是指数关系。t_r每增加一点点，MTBF就会大幅提升。这就是为什么两个触发器比一个触发器好得多——多了一个时钟周期，t_r几乎翻倍。

第二，时钟频率越高，MTBF越低。我在做2GHz的设计时，单级触发器的MTBF只有几微秒，根本没法用。双级触发器能把MTBF提升到几百年。

第三，数据变化频率也影响MTBF。如果数据每个时钟周期都变化，MTBF会下降。所以对于慢速变化的信号，同步器更可靠。

3.4 知识体系总结

来，我画了一张图，把同步器的核心逻辑串起来：

这张图把同步器的三个核心知识点串起来了。原理是基础，约束是保障，MTBF是验证。三者缺一不可。

最后说一句，同步器不是什么高深的技术，但越是基础的东西，越容易出错。我见过太多工程师在同步器上翻车了。希望今天的内容，能帮你少走一些弯路。