3、IR Drop分析原理：静态IR Drop与动态IR Drop、欧姆定律在PDN中的应用、电流分布与电阻模型

各位做后端的朋友，咱们今天聊聊IR Drop。说实话，这玩意儿是芯片流片后最容易出问题的点之一。我见过太多项目，时序收敛了，功耗也压下来了，结果IR Drop一分析，直接崩盘。嗯，咱们今天就把这个硬骨头啃下来。

3.1 静态IR Drop与动态IR Drop

先搞清楚两个概念：静态IR Drop和动态IR Drop。说白了，一个是你芯片在“待机”时的电压降，一个是它“干活”时的电压降。

静态IR Drop，也叫直流IR Drop。它是由电源网络本身的电阻引起的。电流一直流着，电阻一直耗着，电压就降了。我习惯把它想象成水管里的水压——水管再粗，只要水在流，末端的水压肯定比源头低。

静态IR Drop主要来自：

• 电源网格（Power Grid）的金属电阻
• 通孔（Via）的接触电阻
• 电源焊盘（Power Pad）到内部单元的路径电阻

动态IR Drop，就复杂多了。它是芯片在切换状态时，瞬间电流变化引起的电压波动。你想想看，几百万个触发器同时翻转，那电流峰值有多恐怖？我曾在28nm的项目上遇到过，一个时钟沿下来，局部电流密度飙到正常值的10倍以上。

动态IR Drop有两个关键特征：

• 时间相关性：只在时钟沿附近发生，持续时间极短（纳秒级）
• 空间局部性：往往集中在高活动率的区域，比如数据通路密集的地方

3.2 欧姆定律在PDN中的应用

别笑，欧姆定律确实是PDN分析的基础。V = I × R，这个公式从初中物理就学，但在芯片后端设计里，它变得非常复杂。

为什么？因为这里的R不是固定的。它跟温度有关，跟金属层的厚度有关，甚至跟电流方向有关。我刚开始做PDN分析时，就犯过这个错——直接用常温下的方块电阻去算，结果流片回来高温测试，IR Drop直接超标。

在PDN中，欧姆定律的应用要分两层：

1. 宏观层面：整个芯片的电源网络可以看作一个巨大的电阻网络。从焊盘到每个标准单元的VDD引脚，路径上的总电阻决定了该单元的供电电压。
2. 微观层面：每个金属线段、每个通孔都有其电阻值。把这些电阻串联并联起来，就是完整的PDN电阻模型。

举个例子，一个标准单元离电源焊盘1mm远，走的是M6层（方块电阻约0.1Ω/sq），线宽10μm。那么这段线的电阻大约是：

R = ρ × (L / W) = 0.1 × (1000μm / 10μm) = 10Ω

如果这个单元消耗1mA电流，光这段线就产生10mV的压降。再加上通孔、其他金属层的贡献，很容易就超过50mV。嗯，这就是为什么大芯片的远端单元经常“吃不饱”电压。

3.3 电流分布与电阻模型

电流在PDN中怎么分布？这个问题比想象中复杂。电流不会老老实实走最短路径，它会走电阻最小的路径。这就涉及到电流的“趋肤效应”和“邻近效应”了。

在芯片内部，电流分布有几个特点：

• 不均匀性：靠近电源焊盘的区域电流密度大，远离的区域电流密度小
• 动态变化：随着芯片工作状态变化，电流热点会移动
• 层间分布：顶层金属电阻小，承担大部分电流；底层金属电阻大，只承担局部电流

电阻模型方面，我常用的有三种：

模型类型	适用场景	精度	计算量
集总电阻模型	早期估算、小规模设计	低	小
分布式RC模型	标准单元级IR Drop分析	中	中
3D全芯片电阻网络模型	大规模SoC、先进工艺	高	大

我个人最常用的是分布式RC模型。它把每段金属线、每个通孔都建模成电阻，然后组合成网络。这样既能捕捉到局部细节，又不会让计算量爆炸。

我曾经在一个7nm的项目上吃过亏。当时用了简化的集总模型，结果后仿真发现一个模块的IR Drop比预期高了30%。查了半天，原来是该模块下方有一条窄的电源线，电流密度太大，产生了额外的压降。从那以后，我再也不敢在先进工艺上用集总模型了。

3.4 知识体系总览

为了让大家更直观地理解IR Drop分析的知识结构，我画了一张图。这张图把静态IR Drop、动态IR Drop、欧姆定律应用和电阻模型串在了一起。

这张图把IR Drop分析的核心要素都串起来了。你从上往下看，先分清楚静态和动态，再理解欧姆定律怎么用，最后选对电阻模型。每一步都踩实了，IR Drop分析就不会出大问题。

好了，这一章的内容就到这里。IR Drop分析是PDN设计的基础，也是后端工程师必须掌握的硬技能。下一章咱们聊聊更具体的——怎么用EDA工具做IR Drop仿真，以及怎么根据仿真结果优化PDN设计。