1. PDN基础概念：什么是PDN、PDN在芯片设计中的重要性、PDN的关键指标

各位工程师朋友，咱们今天聊聊PDN。说实话，PDN这个词在芯片后端设计里太常见了，但真正吃透它的人并不多。我刚开始做后端那会儿，也觉得PDN不就是铺点电源线嘛，后来被IR Drop坑过几次，才明白这东西有多关键。

1.1 什么是PDN？

PDN，全称Power Delivery Network，中文叫电源分配网络。说白了，就是从芯片的供电焊盘（比如Bump或者Pad）一直到每个标准单元、每个宏模块的电源轨，这一整套金属互连网络。

你想想看，芯片内部成千上万个晶体管同时开关，谁给它们供电？就是PDN。它像城市的供水管网，从水厂（电源）一路送到每家每户（晶体管）。

我在项目中遇到过一种情况：团队里有人觉得PDN只要把金属宽度算够就行，结果流片回来发现芯片边缘的电压和中心差了将近100mV。嗯，这就是典型的PDN设计没到位。

1.2 PDN在芯片设计中的重要性

PDN的重要性，我用一句话概括：没有好的PDN，再牛的逻辑设计也是白搭。

为什么这么说？我给你列几个实际场景：

• 性能受限：IR Drop大了，标准单元的实际供电电压低于标称值，门延迟增加，时序直接崩掉。我见过一个项目，因为PDN没做好，关键路径的setup slack从正200ps变成了负50ps，最后只能降频使用。
• 功能失效：电流密度过大，金属线发生电迁移（EM），轻则性能退化，重则芯片直接断路。有一次我在做可靠性分析时，发现一条VDD条带的电流密度超过了工艺极限的1.5倍，赶紧改了设计，不然流片回来就是废片。
• 噪声耦合：PDN阻抗控制不好，开关噪声通过电源网络耦合到敏感模拟模块，导致ADC的SNR下降。这个坑我在混合信号芯片里踩过，后来学乖了，模拟区域单独做PDN隔离。

1.3 PDN的关键指标

PDN设计好不好，主要看三个指标：IR Drop、电流密度、电感效应。这三个指标互相耦合，一个没做好，另外两个也会出问题。

1.3.1 IR Drop（电压降）

IR Drop就是电流流过PDN电阻时产生的电压降落。公式很简单：V = I × R。但实际芯片里，这个R是分布式的，I是动态变化的，所以IR Drop分析是个复杂的电磁场问题。

IR Drop分为两种：

• 静态IR Drop：由平均电流和PDN直流电阻引起。这个相对好算，用静态电压降分析工具跑一遍就行。
• 动态IR Drop：由瞬态电流变化和PDN寄生电感引起。这个麻烦，因为电流变化率（di/dt）很大时，L×di/dt产生的压降可能比IR还大。

我记得有一次做动态IR Drop仿真，发现某个时钟沿附近电压跌了120mV，而工艺要求不能超过90mV。查了半天，发现是那个区域的去耦电容放得太远了，等效电感太大。后来把去耦电容挪近了，问题解决。

IR Drop类型	主要成因	典型值（先进工艺）	影响
静态IR Drop	PDN直流电阻	20-50 mV	时序退化
动态IR Drop	di/dt + 电感	50-150 mV	时序抖动、功能失效

1.3.2 电流密度

电流密度就是单位横截面积上流过的电流，单位是mA/μm²。工艺厂会给一个上限值，比如M1层最大电流密度是2 mA/μm²，超过了就会发生电迁移。

电迁移是什么？就是金属原子在电子风作用下发生迁移，时间长了金属线会变细甚至断裂。嗯，这玩意儿不可逆，芯片一旦发生电迁移，基本就废了。

电流密度设计的一般原则：

• 顶层金属（厚金属）可以走大电流，电流密度上限高
• 底层金属（薄金属）电流密度上限低，尽量不走大电流
• 通孔（Via）的电流密度也要检查，尤其是电源条带之间的通孔阵列
• 温度越高，电迁移越严重，高温场景下要留更多余量

1.3.3 电感效应

电感效应是PDN设计里最容易被忽视的指标。为什么？因为低频时电感阻抗小，大家觉得无所谓。但到了GHz频率，电感的感抗（ωL）可能比电阻还大。

电感效应主要带来两个问题：

• 电压过冲/下冲：电流突变时，L×di/dt产生很大的电压波动。比如时钟沿瞬间，大量寄存器同时翻转，电流变化率极大，PDN电感会导致电压先跌后涨，形成振铃。
• 电源噪声耦合：PDN的寄生电感与片上电容形成LC谐振，在谐振频率附近电源阻抗很大，噪声放大。这个谐振频率通常在几十MHz到几百MHz之间。

怎么降低电感效应？我个人的经验是：

• 电源和地走线尽量靠近，形成紧耦合，减小回路电感
• 多用宽金属，少用窄金属，因为宽金属的自感更小
• 在芯片内部合理放置去耦电容（Decap），提供局部电荷存储，减小di/dt的影响
• 对于高频芯片，考虑使用倒装焊（Flip-Chip）封装，焊盘电感比打线小得多

1.4 PDN设计中的三个指标如何权衡？

这三个指标不是独立的。你想想看：

• 加宽金属线 → 电阻↓（IR Drop↓）→ 但面积↑，成本↑
• 加宽金属线 → 电流密度↓（可靠性↑）→ 但电感变化不大
• 增加去耦电容 → 动态IR Drop↓ → 但漏电↑，面积↑

所以PDN设计就是个平衡艺术。我一般按这个顺序来：

1. 先满足电流密度要求，这是硬约束，不能妥协
2. 再优化IR Drop，目标是把静态+动态IR Drop控制在工艺允许范围内
3. 最后检查电感效应，如果发现谐振问题，调整去耦电容布局

下面这张图展示了PDN设计的核心逻辑和三个指标之间的关系：

这张图把PDN设计的核心逻辑串起来了。中心是PDN本身，三个关键指标围绕它，设计目标就是让这三个指标都达标，而实现手段就是加宽金属、加去耦电容、优化布局。说白了，PDN设计就是个「用面积换性能、用布局换可靠性」的过程。

1.5 小结

PDN是芯片后端设计里绕不开的话题。我做了这么多年，最大的体会就是：PDN设计没有捷径，只有扎扎实实把IR Drop、电流密度、电感效应这三个指标算清楚、调到位，芯片才能可靠工作。

嗯，这一章的内容就到这里。记住，PDN设计不是铺铜皮那么简单，它背后是电磁场、热力学、可靠性的综合考量。后面我们会深入讲PDN的建模方法和仿真工具，到时候再细聊。