2、跨层互连的物理机制:过孔结构、过孔寄生参数、电流回流路径、跨层互连对PDN阻抗的影响
各位工程师朋友,咱们接着聊PDN。上一节我们把PDN阻抗控制的基本概念理清了,这一节要深入一个非常关键的细节——跨层互连。
说白了,就是信号或者电源从一个层跑到另一个层时,中间那个“桥”——过孔。你别看它就是个小小的金属圆柱,它可是PDN阻抗的“隐形杀手”。我这些年调试过的板子,至少有一半的高频噪声问题,追根溯源都跟过孔没处理好有关。
核心观点:过孔不是理想导体,它自带寄生电感和寄生电容。在高速数字电路中,这些寄生参数会直接“污染”PDN的阻抗曲线,导致电源噪声超标。
2.1 过孔结构:不只是个洞
先看看过孔长什么样。一个标准的通孔过孔,由三部分组成:
- 孔壁(Barrel):镀铜的圆柱体,是电流的主要通路
- 焊盘(Pad):顶层和底层的圆形铜箔,用于连接走线
- 反焊盘(Anti-pad):电源/地平面上的隔离区域,防止短路
嗯,这里要注意:反焊盘的大小直接决定了过孔的寄生电容。我见过不少工程师为了省空间,把反焊盘做得特别小,结果寄生电容飙升,PDN阻抗在高频段直接“翘尾巴”。
2.2 过孔寄生参数:躲不开的“坏孩子”
过孔的寄生参数,主要就是两个:寄生电感和寄生电容。咱们一个一个说。
2.2.1 寄生电感
过孔的寄生电感,公式很简单:
L_via ≈ 2 * h * ln(4h / d) (单位:nH)
其中h是过孔长度(板厚),d是过孔直径。你想想看,一个1.6mm厚的板子,0.3mm直径的过孔,寄生电感大概在1.2nH左右。这个值在高频下,感抗会变得非常可观。
举个例子:在1GHz时,1.2nH的感抗大约是7.5Ω。如果你的PDN目标阻抗是1Ω,那这一个过孔就贡献了7.5倍的阻抗!
我的经验:我曾经调试过一个DDR4的电源,发现1.2V的纹波总是超标。查了半天,最后发现是电源平面到芯片的过孔太多,寄生电感串联起来,把PDN阻抗抬高了。解决办法很简单——多打几个并联过孔,等效电感就降下来了。
2.2.2 寄生电容
过孔对电源/地平面形成的寄生电容,公式是:
C_via ≈ ε * A / d
其中A是过孔焊盘与平面之间的重叠面积,d是介质厚度。这个电容虽然不大(通常0.1~0.5pF),但在高频下会形成低阻抗路径,导致电源噪声耦合到地。
避坑指南:我曾经遇到过一个案例,板子上的10Gbps SerDes通道眼图总是闭合。最后发现是过孔的寄生电容太大,把高速信号的上升沿给“削”了。从那以后,我设计高速过孔时,一定会严格控制反焊盘的大小,确保寄生电容在0.2pF以内。
2.3 电流回流路径:看不见的“回路”
讲完过孔本身,咱们聊聊电流怎么走。很多工程师只关心信号路径,却忽略了回流路径。其实,电流总是走阻抗最小的路径——注意,是最小阻抗,不是最小电阻。
在高频下,回流电流会紧贴着信号路径的下方走,这叫“邻近效应”。如果信号换层了,回流电流也得跟着换层。这时候,过孔就成了回流路径的“瓶颈”。
为什么会这样?因为回流电流从一层换到另一层,必须通过过孔。如果回流过孔离信号过孔太远,就会形成一个大的“回流环路”,产生巨大的环路电感,直接拉高PDN阻抗。
关键原则:信号过孔旁边,必须紧挨着放置一个回流过孔(通常是地过孔)。距离越近越好,最好在20mil以内。
2.4 跨层互连对PDN阻抗的影响
好了,前面铺垫了这么多,现在咱们把这几件事串起来,看看跨层互连到底怎么影响PDN阻抗。
我画了一张图,帮你理清思路:
从这张图你可以看到,过孔的结构、寄生参数、回流路径,三者共同作用,最终导致PDN阻抗升高。具体来说:
- 过孔结构不合理(比如反焊盘太小)→ 寄生电容增大 → 高频下形成低阻抗耦合路径 → 噪声串扰
- 寄生电感串联(多个过孔串联)→ 感抗叠加 → PDN阻抗在谐振频率处出现尖峰
- 回流路径不连续(信号换层但回流过孔太远)→ 环路电感增大 → 阻抗飙升
我的建议:在实际设计中,我通常会遵循几个“黄金法则”:
- 每个信号过孔旁边至少放一个地过孔,距离不超过20mil
- 电源过孔尽量多用并联,降低等效电感
- 反焊盘直径控制在过孔直径的2.5~3倍
- 高速信号换层时,确保回流路径在同一层有连续的地平面
嗯,这一节的内容就到这里。跨层互连看似简单,但里面的门道真不少。你想想看,一个小小的过孔,就能把精心设计的PDN搞得一团糟。所以,下次画板子的时候,多花点心思在过孔上,值得。
最后提醒一句:我曾经见过一个团队,花了大价钱做仿真,结果板子回来测试PDN阻抗还是超标。最后发现,问题出在过孔模型上——他们用的过孔寄生参数是理想值,根本没考虑实际工艺偏差。所以,仿真归仿真,实际测试验证才是王道。