3、先进封装技术基础：2.5D/3D封装、硅中介层、扇出型封装、混合键合对PDN的影响
各位工程师朋友，咱们直接切入正题。
做PDN设计，传统封装里我们主要跟PCB和键合线打交道。但到了先进封装时代，情况完全变了。你想想看，芯片不再是孤零零地躺在封装里，而是跟邻居芯片挤在一起，共享供电网络。这时候，PDN的挑战就上了一个新台阶。
我个人习惯把先进封装对PDN的影响，归结为三个字：近、密、杂。供电距离更近，电流密度更大，寄生参数更复杂。今天咱们就聊聊几种主流先进封装技术，看看它们到底怎么影响PDN的。
核心观点：先进封装不是简单的“把芯片放进去”，而是重新定义了电源分配网络的物理边界。你以前在PCB上解决的IR Drop问题，现在跑到了硅片内部。
3.1 2.5D封装与硅中介层：PDN的“高速公路”
先说说2.5D封装。说白了，就是芯片并排躺在一个硅中介层上，通过硅通孔（TSV）和微凸点连接到底部基板。
这里对PDN最大的影响是什么？电阻大幅降低。
传统封装里，电源从PCB经过键合线到芯片，键合线那点电阻和电感，在高频下就是噩梦。而硅中介层用的是铜互连，线宽线距可以做到微米级。我记得有个项目，用2.5D封装后，核心供电的IR Drop直接降了40%。
硅中介层的PDN优势
- 低阻抗路径：铜互连的电阻率远低于键合线，而且可以做得很宽。我建议你在设计中介层时，把电源网格的金属层留厚一些，能有效降低直流压降。
- 高密度去耦电容：硅中介层里可以集成深沟槽电容（Deep Trench Capacitor）。这玩意儿比PCB上的贴片电容强太多了，寄生电感极小。我在项目中用过，效果立竿见影。
- TSV的寄生效应：嗯，这里要注意。TSV虽然好，但它本身有寄生电感和电阻。尤其是高频下，TSV的感抗会限制电流的瞬态响应。我一般会在TSV周围加一些地孔，形成同轴结构，能有效降低电感。
个人经验：做2.5D封装PDN仿真时，千万别忽略TSV的寄生参数。我曾经吃过亏，仿真结果跟实测差了20%，后来发现是TSV模型没建对。建议你用3D场求解器提取TSV的RLC参数，别偷懒用公式估算。
3.2 3D封装与混合键合：PDN的“垂直革命”
3D封装就更激进了。芯片直接堆叠在一起，通过混合键合（Hybrid Bonding）实现互联。这玩意儿对PDN的影响，可以说是颠覆性的。
为什么？因为供电路径从“水平”变成了“垂直”。电流从底部芯片直接穿过微凸点或混合键合界面，进入上层芯片。路径短得惊人，寄生电感可以做到几十飞法级别。
混合键合带来的PDN挑战
但别高兴太早。混合键合虽然好，也有它的脾气。
- 电流密度极限：混合键合的接触电阻非常小，但它的载流能力有限。我记得有个3D堆叠的GPU项目，上层芯片的峰值电流太大，差点把键合界面烧了。后来我们不得不增加电源TSV的数量，分摊电流。
- 热-电耦合：3D堆叠里，上层芯片的热量很难散出去。温度一高，金属电阻就变大，IR Drop跟着恶化。这是个恶性循环。我建议你在做PDN仿真时，一定要跑热-电耦合分析，别只看常温。
- 去耦电容的放置：3D封装里，去耦电容可以放在芯片之间。这比放在PCB上近得多，效果更好。但问题是，电容占面积。你得在性能和面积之间做取舍。
避坑指南：我曾经在3D封装项目里，把去耦电容全部放在底层芯片上，结果上层芯片的瞬态响应一塌糊涂。后来才明白，电容要靠近负载放置。对于3D堆叠，最好每层芯片都有自己的本地去耦电容。
3.3 扇出型封装：PDN的“分布式供电”
扇出型封装（Fan-Out）跟前面两种不太一样。它没有硅中介层，而是把芯片埋在环氧树脂里，然后用重新分布层（RDL）把IO扇出到封装边缘。
对PDN来说，扇出型封装最大的特点是灵活性。你可以把电源网络做得非常宽，甚至做成一个完整的电源平面。
扇出型封装的PDN设计要点
- RDL的电阻控制：RDL是铜线，但厚度通常只有几微米。如果你需要走大电流，记得加宽线宽。我一般会留20%的余量，防止工艺偏差导致电阻超标。
- 多芯片扇出：如果封装里放了多个芯片，它们的供电网络会共享。这时候要注意耦合噪声。一个芯片的开关噪声，可能通过共享的电源平面干扰另一个芯片。我建议你给每个芯片分配独立的电源域，或者加隔离沟槽。
- 翘曲问题：扇出型封装里，芯片和环氧树脂的热膨胀系数不同。温度变化时，封装会翘曲。这会影响RDL的可靠性，甚至导致电源网络断裂。嗯，这个问题在PDN设计里容易被忽略，但后果很严重。
一句话总结：扇出型封装适合做低成本、中低功耗的PDN方案。但如果你追求极致性能，还是得上2.5D或3D。
3.4 四种封装技术的PDN对比
为了让你看得更清楚，我整理了一个表格。咱们直接对比一下这四种技术对PDN的关键参数影响。
| 技术类型 | 供电路径长度 | 寄生电感 | 电流密度能力 | 去耦电容集成 | 典型应用场景 |
|---|---|---|---|---|---|
| 传统封装 | 长（mm级） | 高（nH级） | 低 | 差（仅PCB） | 低功耗芯片 |
| 2.5D（硅中介层） | 中（μm级） | 中（pH级） | 中 | 好（集成DTC） | HBM、GPU、AI芯片 |
| 3D（混合键合） | 短（μm级） | 低（fH级） | 高 | 极好（层间电容） | 高性能计算、3D NAND |
| 扇出型封装 | 中（μm级） | 中（pH级） | 中 | 一般（RDL电容） | 手机AP、射频前端 |
你看，没有一种技术是万能的。选哪种，取决于你的功耗、频率、成本和面积要求。
3.5 本章知识体系：一张图看懂
说了这么多，我画了一张图，帮你梳理一下这四种技术对PDN的影响逻辑。你一看就明白了。
这张图把四种技术对PDN的影响路径画出来了。你可以看到，无论哪种技术，最终都指向同一个目标：降低供电阻抗，提高电流响应速度。
我的建议：刚开始接触先进封装PDN的工程师，别急着上复杂仿真。先用手算估算一下IR Drop和寄生电感，心里有个底。然后再用工具做精细仿真。这样效率最高。
好了，关于先进封装技术对PDN的影响，咱们就聊到这儿。记住，技术是工具，关键是你怎么用它。下次遇到PDN问题，先想想你的封装选对了没有。
可可精品资料库