首页
›
芯片设计与FPGA
›
012-PDN分析
›
《芯片版图DRC与ERC规则检查及违例修复》
VIP20
本课程属于:012-PDN分析
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
芯片版图DRC与ERC规则检查及违例修复
📚 共计 30 章节
01
规则检查概述
什么是规则检查?为什么需要规则检查?在芯片设计流程中的位置。
概念
流程
02
常见规则类型
设计规则(DRC)、电气规则(ERC)、时序规则(Timing)、物理规则(Physical)
DRC
ERC
Timing
03
DRC规则详解
最小线宽、最小间距、最小面积、天线效应等基本规则。
物理验证
天线
04
ERC规则详解
电源地连接检查、浮空节点、驱动能力、短路/断路检查。
电气
连通性
05
Timing规则详解
建立时间、保持时间、时钟偏斜、异步路径检查。
时序
STA
06
Physical规则详解
金属密度、通孔规则、布线阻塞、热效应检查。
物理
密度
07
规则文件格式
Rule Deck、SVRF、TCL脚本规则、标准检查文件格式。
格式
SVRF
08
规则检查工具介绍
Calibre、ICV、Assura、PVS等主流工具对比。
工具
对比
09
Calibre DRC实战
运行DRC、查看结果、理解错误报告。
Calibre
DRC
10
Calibre LVS实战
LVS流程、网表对比、ERC检查。
LVS
ERC
11
规则违例分类
硬违例、软违例、建议性违例、可忽略违例。
分类
优先级
12
违例修复原则
最小改动原则、不影响功能原则、可制造性原则。
修复
准则
13
DRC违例修复
线宽违例修复、间距违例修复、天线违例修复。
DRC
修复
14
ERC违例修复
浮空节点修复、驱动不足修复、电源地连接修复。
ERC
修复
15
Timing违例修复
插入缓冲器、调整逻辑级数、时钟树优化、降低负载。
时序
优化
16
Physical违例修复
金属密度均匀化、通孔加倍、布线调整。
物理
密度
17
层次化规则检查
Top-down vs Bottom-up检查策略、黑盒处理。
层次化
策略
18
规则检查脚本化
TCL脚本自动化DRC、批量运行、结果解析。
TCL
自动化
19
规则检查结果分析
错误定位、严重性评估、修复优先级排序。
分析
优先级
20
常见违例案例1
天线效应违例及修复(跳线法、插入二极管)。
天线
案例
21
常见违例案例2
金属密度违例及修复(dummy填充、金属挖空)。
密度
dummy
22
常见违例案例3
保持时间违例及修复(插入延迟单元、路径调整)。
保持时间
延迟
23
常见违例案例4
电源网络违例及修复(加宽电源线、增加电源环)。
电源
IR Drop
24
规则检查与DFM
可制造性设计规则、OPC、CMP相关规则。
DFM
OPC
25
规则检查与可靠性
EM规则、IR Drop规则、热效应规则。
可靠性
EM
26
规则检查与低功耗
多电压域规则、电源关断规则、电平转换规则。
低功耗
电压域
27
规则检查与先进工艺
FinFET特有规则、多重 patterning规则。
FinFET
多重曝光
28
规则检查自动化流程
CI/CD集成、回归测试、规则版本管理。
CI/CD
回归
29
规则检查报告生成
HTML报告、数据库存储、可视化展示。
报告
可视化
30
综合实战项目
从RTL到GDS的完整规则检查流程,违例修复全流程演练。
实战
全流程
所属VIP或分类
同VIP:2.5D与3D封装PDN协同设计
同VIP:PCB跨层互连PDN阻抗设计与优化
同VIP:PCB面积与PDN布局协同优化