一、PDN基础概念：什么是PDN，为什么需要PDN签核，PDN在封装协同中的角色

各位工程师朋友，今天我们来聊聊PDN。说实话，PDN这个名词在芯片设计圈里已经不算新鲜了，但真正把它吃透的人，我觉得还真不多。

PDN，全称Power Delivery Network，中文叫供电网络。说白了，就是给芯片各个模块送电的那套系统。从封装焊球到芯片内部的金属层，再到每个标准单元，电流走的每一条路，都属于PDN的一部分。

1.1 什么是PDN？

PDN不是一根简单的导线。它是一个网络，一个系统。我习惯把它想象成城市的供水管网：

• 源头：电压调节模块（VRM），相当于水厂
• 主干道：PCB上的电源平面，相当于城市主水管
• 分支：封装基板上的走线和过孔，相当于小区管道
• 末端：芯片内部的电源网格，相当于入户水管

电流从VRM出发，经过PCB、封装，最终到达芯片内部的每个晶体管。这条路径上任何一个环节出问题，芯片都可能罢工。

嗯，这里要注意一个概念——目标阻抗。PDN设计的好坏，很大程度上就看你能不能把阻抗控制在目标值以下。目标阻抗的计算公式很简单：

Z_target = (VDD × Ripple%) / I_transient

举个例子：如果VDD=1.0V，允许5%的纹波，瞬态电流变化10A，那目标阻抗就是5mΩ。这个值，说实话，挺苛刻的。

1.2 为什么需要PDN签核？

你可能要问：PDN设计完了，仿真也跑了，为什么还要专门做签核？

我在项目中遇到过这样的情况：设计团队说PDN没问题，仿真结果也漂亮，结果芯片一上电，某个模块就是工作不稳定。查了三天，发现是封装和芯片协同处的阻抗有个尖峰，刚好落在工作频率上。

PDN签核，说白了就是给PDN设计做一次全面体检。它要回答几个关键问题：

1. 电压降（IR Drop）是否在允许范围内？ 静态IR Drop和动态IR Drop都要看。
2. 电流密度是否超标？ 金属层能不能扛得住？会不会电迁移？
3. 阻抗曲线是否满足目标？ 有没有谐振点？频率响应好不好？
4. 去耦电容（Decap）够不够？ 位置对不对？种类选得合适吗？

PDN签核的价值，我总结为三点：

• 降低流片风险：提前发现电源完整性问题，避免芯片回来点不亮
• 优化成本：去耦电容不是越多越好，签核能帮你找到最优解
• 保证可靠性：电迁移、热效应这些问题，签核阶段就能暴露出来

1.3 PDN在封装协同中的角色

封装协同设计，这个词最近几年特别火。为什么？因为芯片越来越复杂，工艺越来越先进，封装不再只是个外壳，它成了PDN的关键组成部分。

我举个例子你就明白了。一个高性能计算芯片，功耗可能达到300W以上，电流几百安培。这么大的电流，光靠芯片内部的电源网格根本扛不住。封装基板上的电源层、过孔、焊球，都必须参与供电。

PDN在封装协同中的角色，我习惯用这张图来说明：

你看，芯片、封装、PCB三者通过PDN紧密耦合。任何一个环节的设计变更，都会影响整个供电网络的性能。

封装协同下的PDN签核，要解决的核心问题有三个：

问题	描述	我的经验
阻抗匹配	芯片、封装、PCB的阻抗曲线要平滑衔接	我见过封装和芯片的谐振点刚好错开，结果阻抗曲线出现一个很大的尖峰
去耦协同	片上Decap、封装Decap、板级Decap要合理分配	我曾经建议客户把一部分板级电容移到封装上，效果立竿见影
电流路径	从焊球到芯片焊盘的电流路径要优化	有个项目因为封装过孔布局不合理，导致局部电流密度超标三倍

说实话，PDN签核这件事，越早做越好。我见过太多项目，到了后端才想起来看PDN，结果发现封装基板层数不够，或者芯片电源网格需要重做。那时候改，成本就高了。

封装协同下的PDN签核，说白了就是让芯片和封装的设计团队坐在一起，把供电这件事从头到尾捋一遍。你想想看，几百安培的电流，几毫欧的阻抗要求，任何一个细节没考虑到，都可能让芯片在实验室里冒烟。

好了，PDN的基础概念就聊到这里。记住一句话：PDN不是芯片自己的事，也不是封装自己的事，它是整个系统的事。协同签核，就是要把这件事做透、做扎实。