VIP20

本课程属于：011-HLS硬件加速 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

HLS时序关键路径分析与收敛优化

📚 共计 30 章节

时序收敛概述

什么是时序收敛 · 核心难题 · HLS角色

时序分析基础

建立/保持时间 · 时钟周期 · 关键路径

HLS中的调度与绑定

调度算法 · 资源绑定 · 约束控制

流水线设计

pipeline指令 · II · 长路径时序

数组优化与存储架构

Array Partition/Map · BRAM/UltraRAM

Unroll · Merge · Loop Pipeline

数据类型与位宽优化

精确位宽 · 定点/浮点 · 截断饱和

接口综合与I/O时序

AXI-Stream/Master/Lite · 接口延迟

多层次存储结构

寄存器到全局存储 · DMA/Cache

存储层次DMA

控制逻辑优化

FSM实现 · 控制路径 · 逻辑深度

并行度与资源权衡

Dataflow · 资源利用率 · 面积-速度

HLS中的时钟域

多时钟域 · CDC · FIFO深度

同步/异步复位 · 复位树 · HLS处理

综合指令详解

pragma inline/latency/occurrence

时序约束与报告分析

XDC约束 · HLS/Vivado报告

迭代优化方法论

RTL仿真到收敛 · 增量布局布线

高层次综合中的物理感知

后端衔接 · 物理综合 · 时序预估

常见时序违例案例

加法器树 · 多级MUX · 嵌套循环

HLS中的黑盒集成

第三方IP · 黑盒时序建模 · 协调

功耗与时序的协同优化

时钟门控 · IR Drop · 低功耗策略

HLS工具链对比

Vitis vs Catapult vs Stratus

面向FPGA的时序优化

LUT/FF · DSP48 · 布线资源

面向ASIC的时序优化

标准单元 · CTS · 门级网表

验证与调试

C/RTL协同仿真 · 波形 · 断言

机器学习加速器中的时序挑战

卷积/全连接 · 数据复用 · 脉动阵列

视频处理管线中的时序

像素时钟 · Line Buffer · 帧率

无线通信基带处理

FFT/IFFT · 多通道 · 实时处理

高性能计算(HPC)中的HLS

矩阵乘法 · HBM · 分布式同步

AI驱动HLS · RISC-V · 开源工具链

综合实战项目

算法到RTL · 收敛Checklist · 复盘