01
硬件加速概述
什么是硬件加速 · 为什么需要 · 软加速对比 · AI推理/视频编解码/网络处理
概念场景
02
数字电路基础回顾
组合与时序逻辑 · 触发器/锁存器 · 时钟复位 · 同步设计原则
基础数字
03
硬件描述语言入门
Verilog/VHDL · 模块化 · 数据类型 · assign/always · 结构化建模
VerilogVHDL
04
组合逻辑设计
加法器 · 比较器 · 多路选择器 · 编码器/译码器 · 三态门
组合基础
05
时序逻辑设计
寄存器 · 移位寄存器 · 计数器 · 状态机基础 (Moore/Mealy)
时序FSM
06
有限状态机深入
状态编码 · 三段式 · 优化技巧 · 格雷码/独热码
FSM进阶
07
仿真与验证基础
Testbench · 时钟/复位生成 · GTKWave · 基本断言
仿真验证
08
综合与实现
逻辑综合 · 时序/面积约束 · 综合报告 · 网表生成
综合实现
09
FPGA架构详解
LUT · FF · BRAM · DSP · I/O · MMCM/PLL
FPGA架构
10
开发板与工具链
Xilinx/Intel板卡 · Vivado/Quartus · 项目创建 · 管脚分配
工具流程
11
流水线设计
流水线概念 · 深度与吞吐率 · 冒险 · 经典乘法器案例
流水线性能
12
并行处理技术
数据/任务并行 · Systolic阵列 · SIMD · 并行度与资源权衡
并行架构
13
存储系统设计
BRAM/URAM · DDR4/HBM · 存储控制器 · 带宽计算
存储DDR
14
总线与接口协议
AXI4-Stream/Full · APB · UART · SPI · I2C · RTL实现
总线协议
15
时序分析与约束
建立/保持时间 · 时序路径 · SDC约束 · 时序收敛策略
时序约束
16
低功耗设计
动态/静态功耗 · 时钟门控 · 操作数隔离 · 多电压域
低功耗优化
17
高层次综合 (HLS)
C/C++→RTL · 流水线与数组优化 · HLS vs 手写RTL
HLSC综合
18
硬件加速器设计实例(一)
矩阵乘法加速器 · 算法到RTL · 数据复用与分块
加速器矩阵
19
硬件加速器设计实例(二)
CNN加速器 · 卷积/池化/激活函数硬件实现
CNNAI
20
硬件加速器设计实例(三)
排序网络加速器 · 双调排序 · 奇偶归并 · 硬件友好型
排序网络
21
视频编解码加速
H.264/H.265 · 运动估计 · 熵编码 · 帧内/帧间预测
视频编解码
22
网络处理加速
包解析 · 流量分类 · 正则匹配 · SmartNIC架构
网络智能网卡
23
加密与安全加速
AES/RSA/SHA-256硬件 · 侧信道防护 · 真随机数发生器
加密安全
24
调试与验证进阶
ILA · VIO · 硬件在环(HIL) · 覆盖率分析
调试验证
25
性能评估与优化
吞吐率/延迟 · 资源利用率 · FPS/W · Roofline模型
性能分析
26
从RTL到比特流
综合 · 布局布线 · 时序收敛 · 比特流生成 · 上板配置
实现比特流
27
上板调试实战
LED闪烁 · 按键消抖 · 数码管 · 串口回环
上板调试
28
系统集成与验证
SoC架构 · 软硬件协同 · 驱动开发 · 系统级测试
集成SoC
29
项目实战(一)
基于FPGA的实时人脸检测加速系统
实战人脸
30
项目实战(二)
基于FPGA的SDR调制解调器
实战SDR