VIP20

本课程属于：010-HDMI与MIPI采集 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Vitis图像采集加速工程开发

共30节完整课程

Vitis平台概述

什么是Vitis、Vitis与传统SDSoC的区别、Vitis开发流程简介。

什么是VitisVitis与传统SDSoC的区别

开发环境搭建

Vitis安装指南、Xilinx Runtime(XRT)配置、平台验证。

Vitis安装指南Xilinx Runtime(XRT)配置

图像采集基础

图像传感器工作原理、常见接口(MIPI、LVDS、Parallel)、帧格式解析。

图像传感器工作原理常见接口(MIPI

VDMA驱动开发

AXI-Stream与AXI4-MM转换、VDMA寄存器配置、中断处理。

AXI-Stream与AXI4-MM转换VDMA寄存器配置

图像预处理IP

色彩空间转换、图像缩放、去拜耳算法实现。

色彩空间转换图像缩放

Zynq PS端Linux驱动开发、PL端加速器调用、DMA传输优化。

Zynq PS端Linux驱动开发PL端加速器调用

帧率计算、带宽分析、流水线设计技巧。

帧率计算带宽分析

调试与验证

ILA抓取波形、AXI性能监视器、常见问题排查。

ILA抓取波形AXI性能监视器

MIPI摄像头图像采集显示系统。

MIPI摄像头图像采集显示系统工程步骤与验收要点

总结与展望

异构计算趋势、Vitis AI集成、未来发展方向。

异构计算趋势Vitis AI集成

平台工程创建

创建Vitis平台工程、导入XSA硬件描述、配置域和启动文件。

创建Vitis平台工程导入XSA硬件描述

MIPI CSI-2接收链路

D-PHY配置、CSI-2协议层、虚拟通道与数据类型解析。

D-PHY配置CSI-2协议层

图像传感器初始化

I2C寄存器脚本、曝光增益配置、分辨率与帧率切换。

I2C寄存器脚本曝光增益配置

AXI视频流水线

AXI4-Stream Video握手、TLAST/TUSER信号、背压与丢帧分析。

AXI4-Stream Video握手TLAST

帧缓存与DDR访问

Frame Buffer Read/Write、地址对齐、缓存一致性和突发访问。

Frame Buffer ReadWrite

Vitis加速内核开发

HLS内核接口、数据搬运、内核编译与xclbin生成。

HLS内核接口数据搬运

Host端应用编写

XRT API调用、缓冲区申请、命令队列和事件同步。

XRT API调用缓冲区申请

零拷贝与缓存管理

dma-buf、cache flush/invalidate、PS端内存布局优化。

dma-bufcache flush

色彩空间与格式转换

RAW/YUV/RGB格式、位宽扩展、图像显示兼容性处理。

实时显示链路集成

HDMI输出、VTC时序、VDMA双缓冲和显示稳定性验证。

HDMI输出VTC时序

延迟测量方法

端到端延迟拆解、硬件时间戳、ILA与软件日志联合分析。

端到端延迟拆解硬件时间戳

多摄像头同步

帧同步、触发线、时间戳对齐和多路带宽预算。

帧同步触发线

异常恢复设计

链路掉线检测、DMA复位、看门狗与自动重启流程。

链路掉线检测DMA复位

性能计数器实战

AXI Performance Monitor、吞吐统计、瓶颈定位报告。

AXI Performance Monitor吞吐统计

PetaLinux部署

设备树配置、驱动加载、开机自启动与文件系统打包。

设备树配置驱动加载

DPU部署、Vitis AI模型量化、采集图像推理流水线。

DPU部署Vitis AI模型量化

工程版本管理

硬件平台、软件工程、脚本和配置文件的版本冻结策略。

硬件平台软件工程

测试用例设计

分辨率、帧率、光照、长稳和异常场景的测试矩阵。

分辨率帧率

项目验收与文档

资源占用、性能指标、问题清单和交付文档模板。

资源占用性能指标

综合实战复盘

从摄像头输入到显示与AI处理的完整工程复盘。

从摄像头输入到显示与AI处理的完整工程复盘工程步骤与验收要点