01
课程导论与硬件准备
MIPI与UART基础概念 · 硬件清单 · 开发环境搭建
FPGAMIPIUART
02
MIPI CSI-2协议精讲
D-PHY物理层 · Lane结构 · 数据包格式 · 虚拟通道
CSI-2D-PHY
03
UART串口协议精讲
帧格式 · 波特率计算 · RS232/TTL电平
串口电平
04
FPGA基础与Verilog入门
LUT/FF/BRAM · 模块化设计 · 组合/时序逻辑
VerilogFPGA
05
MIPI D-PHY IP核解析
Xilinx/Altera IP配置 · DDR时钟 · Byte Alignment
IP核DDR
06
MIPI CSI-2接收控制器(一)
Lane管理 · ECC校验 · 数据包解析状态机
状态机ECC
07
MIPI CSI-2接收控制器(二)
虚拟通道 · 数据类型过滤 · 帧同步提取
同步过滤
08
图像数据缓存设计(FIFO)
异步FIFO · 深度计算 · 时钟域同步 · FIFO Generator
FIFO跨时钟
09
图像数据缓存设计(BRAM)
双端口BRAM · 乒乓操作 · 行缓存Line Buffer
BRAM乒乓
10
UART发送模块设计
波特率发生器 · 移位寄存器 · 发送状态机
UART-TXVerilog
11
UART接收模块设计
起始位检测 · 过采样 · 接收状态机
UART-RX采样
12
串口命令解析模块设计
命令帧格式 · 状态机解析 · 累加和/CRC校验
命令CRC
13
联动控制逻辑设计(一)
系统状态机 · 命令触发采集 · 数据流控制
联动状态机
14
联动控制逻辑设计(二)
多帧连续/单帧触发 · 超时处理机制
超时多帧
15
图像数据预处理
RGB/YUV转换 · 双线性插值 · 灰度化
图像处理插值
16
图像数据打包与发送
自定义数据包 · 分包策略 · 流控机制
打包流控
17
系统集成与顶层模块设计
顶层例化 · 时钟域划分 · 复位策略
集成顶层
18
仿真验证策略
Testbench · MIPI/UART激励 · 波形分析
仿真Testbench
19
上板调试与逻辑分析仪
ChipScope/SignalTap · 关键信号抓取
调试逻辑分析
20
嵌入式软件框架搭建
裸机程序 · 中断服务 · 主循环调度
嵌入式裸机
21
MIPI驱动开发(嵌入式侧)
I2C配置摄像头 · 初始化序列 · 帧同步中断
驱动I2C
22
串口驱动开发(嵌入式侧)
UART中断接收 · 环形缓冲区 · 命令分发
串口驱动ringbuf
23
联动控制软件实现
命令队列 · 状态机同步 · 超时重传
软件状态同步
24
图像数据接收与显示(上位机)
PyQt5界面 · 串口接收线程 · 图像解析
上位机PyQt
25
上位机命令发送与控制
按钮绑定 · 命令生成 · 状态反馈
控制协议
26
性能优化与资源评估
资源占用 · 时序收敛 · 吞吐量计算
优化时序
27
常见问题与调试指南
MIPI链路不稳定 · 花屏 · 丢包 · 帧同步丢失
FAQ调试
28
进阶功能扩展
多摄像头切换 · 动态分辨率 · JPEG集成
进阶JPEG
29
项目实战：简易USB摄像头
完整流程串联 · 软硬件联调 · 功能演示
实战USB摄像头
30
课程总结与未来展望
技术路线图 · 行业应用 · 学习资源推荐
总结路线图