首页
›
芯片设计与FPGA
›
010-HDMI与MIPI采集
›
《HDMI采集与DDR读写实战》
VIP20
本课程属于:010-HDMI与MIPI采集
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
HDMI采集与DDR读写实战
📚 共计 30 章节
01
HDMI接口基础
HDMI标准演进 · TMDS编码 · 引脚定义 · EDID与DDC协议
接口
协议
02
视频时序基础
逐行/隔行扫描 · 行场同步 · 像素时钟 · 常见分辨率
时序
视频
03
FPGA开发环境搭建
Vivado/Vitis安装 · 工程创建 · IP核管理 · 仿真配置
工具
FPGA
04
HDMI接收芯片选型
ADV7611/7612/SiI9134对比 · 配置方式 · I2C寄存器
芯片
选型
05
I2C总线协议
时序规范 · 起始/停止 · 数据帧 · 多字节读写 · FPGA实现
I2C
总线
06
HDMI初始化配置
上电时序 · 复位流程 · 输入检测 · EDID读取 · 输出格式
初始化
HDMI
07
视频数据流解析
像素时钟恢复 · 数据使能 · 行场同步 · RGB/YUV转换
数据流
解析
08
DDR存储器基础
DDR3/DDR4对比 · Bank结构 · 突发传输 · 时序参数
DDR
存储
09
MIG IP核详解
MIG配置向导 · 接口信号 · 用户逻辑 · 校准与初始化
IP核
MIG
10
DDR读写控制器设计
状态机 · 命令生成 · 数据对齐 · 地址映射
控制器
读写
11
AXI4总线协议
AXI4-Full/Lite/Stream · 握手 · 突发 · 地址通道
AXI4
总线
12
视频帧缓存策略
单/双/三缓冲 · 帧同步 · 撕裂效应避免
缓存
帧
13
写通道设计
像素打包 · 行缓存 · 突发对齐 · 写请求仲裁
写通道
DDR
14
读通道设计
读请求生成 · 数据解包 · 行缓存 · 读响应处理
读通道
DDR
15
跨时钟域处理
异步FIFO · 格雷码同步 · 多bit同步 · 亚稳态
跨时钟
FIFO
16
视频缩放引擎
双线性/最近邻插值 · 缩放系数 · 行缓存复用
缩放
插值
17
色彩空间转换
RGB↔YUV · 色度子采样 · 色彩校正矩阵
色彩
转换
18
HDMI输出驱动
TMDS输出时序 · 像素时钟 · 输出格式 · 合规性
输出
TMDS
19
音频嵌入与提取
音频采样率 · 数据包格式 · 时钟恢复 · 唇同步
音频
嵌入
20
系统集成测试
模块/系统级仿真 · 硬件调试 · 眼图测试
测试
集成
21
性能优化
DDR带宽计算 · 流水线 · 关键路径 · 资源利用率
优化
性能
22
常见问题排查
无图像 · 花屏 · 帧率不稳 · DDR校准失败
调试
故障
23
高级特性
HDR · 动态元数据 · 可变刷新率 · HDCP加密
高级
HDR
24
多路输入切换
输入源检测 · 自动/无缝切换 · 优先级管理
切换
多路
25
视频叠加与OSD
字符/图形叠加 · Alpha混合 · 图层管理
OSD
叠加
26
帧率转换
帧率匹配 · 帧重复/丢弃 · 运动补偿
帧率
转换
27
DDR带宽优化
Bank交错 · 预取 · 写合并 · 读缓存
带宽
DDR
28
低延迟模式
直通模式 · 最小缓存 · 延迟测量 · 实时性
低延迟
实时
29
多分辨率支持
自动检测 · 动态重配置 · 时序切换 · 平滑过渡
分辨率
自适应
30
项目实战:4K采集卡
系统架构 · 调试经验 · 性能指标验证
实战
4K
所属VIP或分类
同VIP:DDR读写与卷积加速采集方案实战
同VIP:FPGA-HDMI视频输出时序约束与调优
同VIP:FPGA-MIPI-CSI-2采集与硬件联调