第二章 Vivado工程创建与设置：从零搭建你的时序战场
好，咱们正式开始动手了。上一章聊了时序分析到底是个啥，这一章我带你走一遍Vivado工程创建的全流程。说白了，就是搭好你的“实验台”。
很多新手一上来就急着写代码，结果综合实现跑不通，时序一团糟，回头才发现是工程设置埋了坑。嗯，我当年也干过这种事——选错封装，导致后期布局布线死活过不了，白白浪费了两天时间。
2.1 创建RTL工程：别小看这一步
打开Vivado，点“Create Project”。这里有个小细节：工程名不要用中文，路径不要有空格。我见过有人用“我的工程_2024”，结果综合报错路径找不到，排查了半天。
创建工程时，Vivado会问你要不要添加源文件。我个人习惯先建空工程，后面再慢慢加。为什么？因为有时候你手头只有约束文件，或者想先看看器件资源，空工程更灵活。
2.2 选择器件与封装：选错等于白干
这一步是重中之重。你想想看，时序收敛好不好，跟芯片本身关系太大了。Vivado支持Xilinx全系列，从Artix到Virtex，从7系列到UltraScale+。
选器件时，我一般关注三个参数：
- 速度等级：-1最慢，-2中等，-3最快。速度等级越高，时序越容易收敛，但价格也贵。我做过一个项目，客户非要省成本用-1，结果时序怎么都跑不满，最后换了-2才搞定。
- 封装：BGA封装引脚多，但焊接麻烦；QFP封装便宜，但IO有限。选封装时，记得看“Package View”，确认你需要的引脚都能用。
- 温度等级：商业级（0-85°C）、工业级（-40-100°C）、军品级。别选错了，不然板子一热就罢工。
2.3 设置综合与实现策略：时序收敛的起点
工程建好了，器件选好了，接下来就是告诉Vivado：你该怎么干活。综合和实现的策略，直接决定了时序结果。
2.3.1 综合策略
综合是把RTL代码转成网表。Vivado默认有几种策略：
| 策略名称 | 特点 | 适用场景 |
|---|---|---|
| Vivado Synthesis Defaults | 平衡面积和速度 | 大多数项目 |
| Flow_AreaOptimized_high | 优先优化面积 | 资源紧张时 |
| Flow_PerfOptimized_high | 优先优化性能 | 时序紧张时 |
| Flow_AlternateRoutability | 提高布线成功率 | 布线拥塞时 |
我个人习惯：第一次综合用默认策略，看看时序大概什么水平。如果时序差得远，再切到“Flow_PerfOptimized_high”。但注意，这个策略会多用一些LUT和FF，资源不够的话反而会适得其反。
2.3.2 实现策略
实现包括布局、布线和优化。Vivado的实现策略更多，我挑几个常用的：
- Performance_Explore：尝试多种布局布线方案，选最好的。适合时序收敛困难时。
- Performance_Retiming：通过重定时（Retiming）优化时序。说白了就是把寄存器挪一挪位置，让路径更均衡。
- Congestion_SpreadLogic_high：把逻辑分散开，缓解布线拥塞。我遇到过一块板子，布线资源用到了95%，用了这个策略才跑通。
2.4 知识体系总览
下面这张图，是我自己总结的本章核心逻辑。你看一眼，心里就有数了。
2.5 实战建议：第一次跑通别贪快
我见过很多工程师，工程一建好就急着跑综合，结果跑出来一堆错误。我的建议是：先跑一次空的实现，看看Vivado能不能正常调用工具链。这一步只要几秒钟，但能帮你排除环境问题。
另外，约束文件（XDC）一定要在综合前就加进去。别等到实现再补，那样Vivado会重新综合，浪费时间。我习惯在工程创建时就创建一个空的XDC文件，写上时钟周期和IO约束的模板，后面慢慢填。
好了，这一章就到这里。工程搭好了，下一章咱们聊聊怎么写约束——那才是时序收敛的真正开始。