3. DDR初始化流程：上电时序与复位序列，Mode Register配置（MR0-MR3），ZQ校准与ODT设置，初始化完成的判断标准
DDR初始化，说白了就是给DDR芯片“上电开机”的过程。很多人觉得这步简单，不就是给电、复位、配寄存器嘛。但我在项目中吃过亏——有一次板子回来，DDR死活跑不起来，查了三天，最后发现是上电时序差了0.5ms。嗯，从那以后我再也不敢小看初始化了。
3.1 上电时序与复位序列
DDR对上电顺序有严格要求。核心原则是：先给VDDQ（IO电压），再给VDD（核心电压），最后给VREF。反过来断电。为什么？因为如果核心电压先起来，IO还没准备好，内部状态机可能进入未知状态。
上电时序关键点：
- VDDQ和VDD的上升时间：0.1V/μs ~ 1V/μs（别太快也别太慢）
- VDDQ稳定后，至少等200μs再拉低RESET_n
- RESET_n保持低电平至少200μs（我习惯留500μs余量）
- RESET_n释放后，再等500μs才能开始CKE拉高
复位序列其实就三步：
- RESET_n拉低：所有内部状态清零，DQ和DQS进入高阻态
- 等待稳定：至少200μs，让PLL和DLL锁定
- RESET_n拉高：芯片开始准备接收命令
注意：RESET_n释放后，不能立刻发命令。必须先等CKE稳定，再等tXPR（复位退出时间）。DDR4的tXPR是tRFC+10ns，别记错了。
3.2 Mode Register配置（MR0-MR3）
Mode Register是DDR的“控制面板”。每个MR寄存器控制一组功能。我个人习惯按MR0→MR1→MR2→MR3的顺序配置，因为有些寄存器之间有依赖关系。
MR0：基本操作模式
| 位域 | 功能 | 我常用的值 |
|---|---|---|
| A0-A2 | 突发长度（BL） | BL8（A0=0, A1=0, A2=0） |
| A3 | 读突发类型 | 顺序（A3=0） |
| A4-A6 | CAS延迟（CL） | 根据频率定，DDR4-3200常用CL22 |
| A7 | 测试模式 | 正常模式（A7=0） |
| A8 | DLL复位 | 初始化时置1，配置完清0 |
我的经验：配置MR0时，DLL复位位（A8）要最后写。先配好其他参数，再置位DLL复位，等tDLLK（约512个时钟周期）后再清0。我曾经顺序搞反了，结果DLL一直没锁定，数据眼图惨不忍睹。
MR1：DLL使能与驱动强度
MR1主要控制DLL使能、ODT阻抗、以及输出驱动强度。DDR4的MR1里有个坑——A1位控制DLL使能，初始化阶段必须置0（使能DLL）。如果置1禁用了DLL，后面读写操作时序全乱。
MR2：CAS写延迟与CWL
MR2配置写延迟（CWL）。CWL通常等于CL-1或CL-2。比如CL=22时，CWL=20。这个值跟频率有关，DDR4-3200的CWL一般是16或18。我建议查芯片数据手册确认，别想当然。
MR3：MPR与CRC模式
MR3在初始化阶段主要用来配置多用途寄存器（MPR）和CRC模式。平时保持默认值就行。除非你要做训练或测试，否则别动它。
3.3 ZQ校准与ODT设置
ZQ校准，说白了就是让DDR自己调整输出驱动强度和ODT阻抗。DDR芯片内部有个240Ω的精密电阻（ZQ引脚外接），校准就是拿这个做参考。
校准分两种：
- 长校准（ZQCL）：上电后必须做一次，耗时tZQCL≈512个时钟周期
- 短校准（ZQCS）：温度变化时做，耗时tZQCS≈64个时钟周期
ODT设置要点：
- ODT阻抗值：40Ω、60Ω、120Ω可选（DDR4）
- 写操作时，ODT必须打开，否则信号反射严重
- 读操作时，ODT可以关闭（由控制器端匹配）
- 我习惯写操作设60Ω，读操作设120Ω——这是多次调试总结的折中方案
3.4 初始化完成的判断标准
怎么知道初始化成功了？不能光看寄存器写没写进去。我总结了几条硬标准：
- DLL锁定完成：读MR1的A0位，为1表示DLL锁定。没锁定就继续等。
- ZQ校准完成：发ZQCL命令后，等待tZQCL时间，然后读状态寄存器确认。
- ODT状态正确：发MRS命令配置ODT后，用示波器看DQ/DQS引脚，阻抗应该匹配。
- 能正常读写：写一个已知数据进去，读出来对比。我一般写0xA5A5A5A5，读回来对得上才算过。
千万别踩的坑：初始化完成后，别急着发读写命令。先等tMOD（模式寄存器更新时间），DDR4是12个时钟周期。我曾经省了这一步，结果前几个读写命令全部失败，还以为是硬件问题。
嗯，初始化流程大概就是这样。每一步都有它的道理，也有它的坑。我建议你在仿真阶段就把初始化流程跑通，别等到板子上再调——那时候查问题，成本可就高了。
可可精品资料库