VIP20

本课程属于：006-FIFO缓存 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

FIFO时序告警排查指南

📚 共计 30 章节

FIFO基础概念

什么是FIFO · 同步与异步区别 · 典型应用场景

FIFO读写指针机制

读/写指针工作原理 · 空满标志产生逻辑

FIFO深度与宽度

深度/宽度定义 · 根据应用需求选择深度

FIFO时序约束基础

建立时间 · 保持时间 · 时钟偏斜基本概念

同步FIFO时序路径分析

写数据路径 · 读数据路径 · 空满标志路径

异步FIFO跨时钟域问题

亚稳态产生 · MTBF平均无故障时间

异步FIFO格雷码编码

为什么用格雷码 · 转换逻辑 · 时序优势

编码跨时钟

异步FIFO同步器设计

双级/三级触发器同步 · 同步器时序考量

同步器亚稳态

FIFO复位时序

异步复位 · 同步复位 · 复位释放时序要求

FIFO写使能时序

写使能建立/保持时间检查

写使能约束

FIFO读使能时序

读使能时序约束 · 读使能与时钟关系

读使能时序

FIFO空标志时序

空标志生成逻辑 · 时序路径 · 虚假触发

空标志虚假

FIFO满标志时序

满标志生成逻辑 · 时序路径 · 虚假触发

满标志时序

几乎空/满标志

几乎空/满生成 · 阈值设置与时序

读数据输出时序

读数据相对读时钟时序 · 有效窗口

写数据输入时序

写数据相对写时钟时序 · 建立保持时间

输入建立保持

时钟门控时序

门控建立/保持时间 · 毛刺问题

DFT可测试性时序

扫描链影响 · 测试模式时序约束

低功耗设计时序

时钟门控 · 数据门控 · 电源门控影响

低功耗门控

时序违例分析工具

PrimeTime · Tempus 时序分析方法

时序报告解读

setup/hold违例 · clock skew报告

setup违例修复

增加流水线 · 降频 · 优化组合逻辑 · 调相位

hold违例修复

插入延迟单元 · 调整时钟树 · 延迟锁相环

clock skew优化

时钟树综合策略 · 平衡路径 · 减少偏斜

异步路径约束

set_false_path · set_clock_groups · 时序豁免

多周期路径约束

多周期定义 · set_multicycle_path · 时序检查

多周期约束

输入输出延迟约束

set_input_delay · set_output_delay · 接口建模

片上变化OCV分析

OCV概念 · derate设置 · 对FIFO时序影响

时序仿真验证

后仿真重要性 · 设置 · 常见问题排查

实战排查流程

告警分类 · 排查步骤 · 典型案例 · 最佳实践