01
FIFO基础概念
FIFO的定义、应用场景（跨时钟域、数据缓冲）、深度与宽度
入门核心
02
FIFO的接口信号
写时钟/使能/数据、满标志；读时钟/使能/数据、空标志
接口时序
03
FIFO的读写指针
写指针wr_ptr、读指针rd_ptr、二进制计数与格雷码计数
指针编码
04
FIFO的空满判断
二进制/格雷码空满判断、深度为2ⁿ的FIFO空满逻辑
判断标志
05
同步FIFO设计
RTL实现、仿真验证、时序分析
同步RTL
06
异步FIFO设计（上）
架构、双端口RAM、写指针同步到读时钟域
异步跨时钟
07
异步FIFO设计（中）
读指针同步、格雷码转换、空满标志生成
同步器格雷码
08
异步FIFO设计（下）
完整RTL代码、仿真波形分析
完整验证
09
FIFO深度计算
最坏情况、读写速率匹配、背靠背写入(Back-to-Back)
深度计算
10
FIFO深度计算实战
视频数据流、网络数据包、CPU与DMA之间深度计算
实战场景
11
参数化FIFO设计（一）
Verilog parameter/localparam、定义深度/宽度/指针位宽
参数可配置
12
参数化FIFO设计（二）
参数化同步FIFO RTL、generate语句使用
generate同步
13
参数化FIFO设计（三）
参数化异步FIFO RTL、跨时钟域参数传递注意事项
异步跨域
14
FIFO的复位设计
同步/异步复位、复位时序要求、对空满标志影响
复位时序
15
FIFO的时序约束
输入/输出延迟、跨时钟域false_path/set_clock_groups
约束STA
16
FIFO的验证策略
定向测试、随机测试、断言(Assertion)应用
验证断言
17
FIFO的覆盖率分析
代码/功能覆盖率、满/空/溢出/欠载覆盖
覆盖率质量
18
FIFO的低功耗设计
时钟门控、数据使能、深度优化、多级级联
低功耗优化
19
FIFO的常见问题与调试
溢出、欠载、空满标志错误、亚稳态问题
调试问题
20
FIFO的亚稳态分析
MTBF计算、双级触发器同步、格雷码降低亚稳态
亚稳态可靠性
21
FIFO的测试芯片设计
DFT、扫描链插入、BIST内建自测试
DFT测试
22
FIFO在AXI总线中的应用
AXI-Stream FIFO、AXI4 FIFO、DMA控制器应用
AXI总线
23
FIFO在高速接口中的应用
DDR PHY FIFO、SerDes弹性FIFO、时钟域对齐
高速接口
24
FIFO在视频处理中的应用
行缓冲FIFO、帧缓冲FIFO、视频时序生成
视频行缓冲
25
FIFO在CPU设计中的应用
指令FIFO、数据FIFO、写缓冲FIFO、Store Buffer
CPU微架构
26
FIFO在FPGA设计中的优化
LUT-RAM、Block RAM、UltraRAM实现FIFO
FPGARAM
27
FIFO的EDA工具支持
Vivado FIFO IP、Design Compiler综合、PrimeTime分析
EDA工具
28
FIFO的标准化与IP化
设计规范、接口文档、IP封装与交付
IP标准
29
FIFO的高级话题
多通道FIFO、优先级FIFO、乱序FIFO、基于CAM的FIFO
高级创新
30
FIFO设计项目实战
需求分析→RTL→仿真→综合→芯片测试完整流程
实战全流程