VIP20

本课程属于：006-FIFO缓存 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

异步FIFO跨时钟域处理实战

📚 共计 30 章节

跨时钟域基础

什么是跨时钟域问题、亚稳态的产生与危害、MTBF概念

单比特同步器

两级触发器同步器原理、三级触发器、建立/保持时间分析

双级同步时序

多比特同步策略

多比特信号挑战、握手协议同步、DMUX同步结构

异步FIFO架构

基本结构、双端口RAM、读写指针与空满标志

双口RAM指针

格雷码与指针同步

格雷码编码原理、二进制转格雷码、FIFO应用与时序分析

格雷码同步

空满标志生成

空/满标志逻辑、几乎空/满标志、可靠性验证

标志生成验证

深度与宽度设计

FIFO深度计算、宽度匹配、同步/异步深度差异

异步FIFO的Verilog实现

模块划分、读写控制、指针模块、空满判断、顶层集成

异步FIFO的仿真验证

Testbench搭建、读写时序激励、空满测试、边界条件

仿真Testbench

异步FIFO的时序约束

set_max_delay、false_path、跨时钟域STA分析

同步FIFO设计

同步FIFO架构、读写使能、计数器法空满、对比异步

同步FIFO计数器

握手协议详解

四相/两相握手协议、时序图、优缺点

DMUX同步结构

DMUX原理、数据有效同步、适用场景、与FIFO对比

异步FIFO的深度扩展

深度扩展方法、多片级联、时序考虑

异步FIFO的宽度转换

宽度转换原理、位宽匹配策略、时序分析

异步FIFO的低功耗设计

时钟门控、数据使能控制、低功耗架构

低功耗门控

异步FIFO的DFT设计

扫描链插入、BIST、测试覆盖率分析

异步FIFO的FPGA实现

FPGA资源、Xilinx/Altera IP核、自定义对比

异步FIFO的ASIC实现

ASIC流程、综合策略、布局布线、后端时序收敛

异步FIFO的验证方法学

UVM环境、覆盖率驱动、断言验证、形式化验证

异步FIFO的常见问题

空满误判、数据丢失、指针同步错误、深度计算错误

异步FIFO的调试技巧

波形分析、断点调试、日志打印、硬件调试工具

多时钟域系统设计

时钟域划分、跨时钟域路径识别、同步器选择策略

多时钟划分

异步FIFO在总线协议中的应用

AXI/AHB/APB总线中的FIFO

异步FIFO在视频处理中的应用

行缓冲FIFO、帧缓冲FIFO、视频时序同步

视频行缓冲

异步FIFO在网络通信中的应用

数据包缓冲、速率匹配、流量控制

异步FIFO在处理器设计中的应用

指令缓冲FIFO、数据缓冲FIFO、写缓冲FIFO

处理器缓冲

异步FIFO的可靠性设计

ECC纠错码、冗余设计、自修复FIFO

异步FIFO的标准化与IP化

标准接口、IP封装方法、IP复用策略

异步FIFO的未来趋势

新型同步器、自适应FIFO、机器学习应用

趋势自适应