封装技术基础：传统封装与先进封装

做芯片后端设计这些年，我越来越觉得封装不再是「最后一步」的事。你想想看，一颗芯片在晶圆上跑得好好的，一封装完时序就崩了——这种事我见过太多次了。所以今天咱们聊聊封装技术的基础，重点看它对时序到底有什么影响。

传统封装里，最经典的就是引线键合（Wire Bond）和倒装焊（Flip Chip）。

说白了，就是用一根金线或铜线，把芯片上的焊盘连到封装基板上。我刚开始做项目时，用的就是这种封装。优点是便宜、工艺成熟，但缺点也很明显——线太长。

关键影响：一根引线大概有 1-3mm 长，寄生电感通常在 1-3nH 之间。对于高速信号，这可不是小数目。

我在一个 200MHz 的 DDR 接口项目里吃过亏。当时仿真没把引线寄生参数加进去，结果流片回来，信号眼图直接闭合了。后来一查，就是那几根引线的寄生电感惹的祸。

避坑指南：我曾经在 Wire Bond 封装中忽略了一个细节——多根引线之间的互感。两根相邻的接地引线，互感会让有效电感降低，但如果你没建模，时序分析就会偏乐观。

Flip Chip 就好多了。芯片倒扣过来，用焊球直接连到基板。路径短，寄生小。我个人的习惯是，只要成本允许，优先选 Flip Chip。

你看这个表就明白了。Flip Chip 的寄生参数小了一个数量级，对时序收敛的压力也小得多。

到了先进封装，情况就更复杂了。我最近几年做的 Chiplet 项目，基本都在跟这些技术打交道。

2.5D 封装，说白了就是多个芯片并排放在一个硅中介层（Interposer）上。Interposer 本身是一块硅片，上面有金属走线，用来连接各个 Chiplet。

我记得第一次做 2.5D 项目时，最让我头疼的是 Interposer 上的走线延迟。虽然比 PCB 短很多，但硅基板的介电常数高，信号速度只有光速的一半左右。

个人经验：Interposer 上的走线，每毫米延迟大约 6-7ps。如果你有 10mm 的跨 Chiplet 走线，光延迟就 60-70ps。这在高速接口里，已经是一个不小的 budget 了。

3D 封装就更激进了——芯片直接堆叠起来，用硅通孔（TSV）垂直互联。好处是距离极短，但热和机械应力问题很突出。

我建议你在做 3D 封装时序分析时，一定要考虑 TSV 的寄生参数。一个典型的 TSV，直径 5-10μm，深度 50-100μm，寄生电容大概在 10-50fF 之间。看起来不大，但几十个 TSV 加起来，负载就上去了。

Bridge 技术是 Intel 推的，用一个小硅桥来连接两个芯片。相比 Interposer，Bridge 只做局部互联，面积小、成本低。

嗯，这里要注意：Bridge 的走线密度很高，线宽线距可以做到 1μm 以下。这意味着信号之间的串扰会非常严重。我在一个项目中，就因为 Bridge 上的两条相邻走线耦合太强，导致数据眼图塌了一半。

封装对时序的影响，我总结成三个维度：

核心观点：封装不是「黑盒」。你必须把封装的寄生参数提取出来，加到 STA 模型里。否则，你的时序收敛就是纸上谈兵。

我个人的习惯是，在项目早期就做封装-芯片协同仿真。先用 3D 电磁场工具提取封装 S 参数，然后转成 SPICE 网表，跟芯片的时序模型一起跑。虽然慢，但值得。

你想想看，如果等到流片回来才发现封装有问题，那代价就太大了。我曾经有一个项目，就因为没提前做封装仿真，结果 tapeout 后改版两次，多花了三个月。

下面这张图，是我自己整理的封装技术对时序影响的知识框架。你可以把它当作一个快速参考。

这张图把封装技术、关键参数、应对措施串起来了。你可以看到，不管用哪种封装，最终都要落到「提取参数 → 协同仿真 → 分配预算」这条路径上。

一个小建议：如果你刚开始做 Chiplet 封装时序，先别急着上 3D 仿真。先用简单的 RC 模型估算一下延迟和负载，心里有个底。等关键路径确定了，再跑全波电磁场仿真。这样效率更高。

好了，关于封装技术基础，我就讲这么多。记住一句话：封装不是后端设计的「下游」，而是「同路人」。你越早把它拉进时序分析的 loop 里，后面就越省心。

可可精品资料库