3、Chiplet互连技术（上）：物理层互连

各位同学，咱们今天聊聊Chiplet互连的物理层。说白了，就是小芯片之间怎么「握手」、怎么「传话」的底层技术。这部分内容，我做了十几年封装，感触特别深——很多项目成败，就卡在这看似不起眼的物理连接上。

3.1 微凸点：最成熟的互连方案

微凸点技术，大家应该不陌生。它本质上就是把传统BGA的焊球缩小到微米级别。嗯，这里有个关键点——不是简单缩小就完事了。

微凸点的典型尺寸演进

我个人习惯把微凸点比作「微型铆钉」。它通过回流焊工艺，把两个芯片的凸点熔接在一起。这里有个坑——热膨胀系数不匹配。我曾经有个项目，硅中介层和有机基板的热膨胀系数差了3倍多，结果温度循环测试直接裂了一片。

3.2 混合键合：下一代互连技术

混合键合，英文叫Hybrid Bonding。这玩意儿，说白了就是直接把两个芯片的铜触点「焊死」在一起，中间没有焊料。你想想看，没有焊料意味着什么？——电阻更小、间距更小、可靠性更高。

混合键合 vs 微凸点对比

混合键合的核心工艺分两步：第一步是介质层键合，通常用SiO₂或SiCN，在室温下就能完成预键合；第二步是铜退火，让铜触点热膨胀后紧密接触。我记得第一次看到混合键合的截面图时，真的被震撼到了——两个芯片的铜触点几乎「长」在了一起，界面都看不出来。

3.3 电气特性分析

物理连接搞定了，接下来就是电气特性。这部分，说白了就是看信号能不能「跑得通」。我一般从三个维度去分析：电阻、电容、电感。

电阻分析

微凸点的电阻主要来自体电阻和接触电阻。公式很简单：R = ρL/A。但实际中，接触电阻往往占大头。我曾经测过一个样品，理论计算只有5mΩ，实测却到了15mΩ——后来发现是凸点表面氧化层没去除干净。

电容分析

凸点之间的寄生电容，会影响信号上升时间。公式：C = εA/d。间距越小，电容越大。嗯，这里要注意——高频信号对电容特别敏感。我建议在设计中预留足够的间距，或者采用屏蔽结构。

电感分析

电感主要来自凸点本身的环路。对于高速信号，电感引起的压降（L di/dt）可能比电阻压降还大。我有个项目，DDR5信号眼图一直打不开，最后发现是电源凸点的电感太大，导致供电噪声超标。

3.4 信号完整性基础

信号完整性，SI，这词儿大家应该不陌生。在Chiplet互连中，SI问题比单芯片设计更突出——因为多了物理接口这个「薄弱环节」。

常见SI问题

• 反射：阻抗不连续导致。微凸点本身的阻抗通常在40-60Ω，但和传输线连接处容易突变。
• 串扰：相邻凸点之间的电磁耦合。间距越小，串扰越严重。
• 损耗：高频信号的趋肤效应和介质损耗。在Chiplet互连中，损耗主要来自凸点本身和underfill材料。

SI优化策略

1. 阻抗匹配：在凸点两端加匹配电阻，或者优化凸点形状。我习惯用「狗骨头」结构——凸点底部做宽，顶部做窄，这样阻抗变化更平缓。
2. 差分信号：用差分对传输高速信号。差分对能有效抑制共模噪声，而且对串扰不敏感。
3. 屏蔽结构：在关键信号周围加地凸点。嗯，这招虽然简单，但效果立竿见影。

3.5 知识体系总览

下面这张图，是我自己总结的Chiplet物理层互连知识体系。你把它记在脑子里，后面学起来会轻松很多。

好了，物理层互连这部分，咱们就聊到这儿。记住一句话：物理层是Chiplet互连的基石。你把这部分吃透了，后面学协议层、测试层，都会轻松很多。