3. AXI4-Lite与AXI4-Stream：控制通路与数据通路的分离设计哲学
做卷积加速器，你最先要搞明白的一个设计哲学，就是「控制」和「数据」要分开走。
我刚开始做第一个加速器原型的时候，把配置寄存器和数据FIFO全挂在一根AXI4-Full总线上。结果呢？配置寄存器写个参数，要等数据传完才能响应。说白了，就是控制通路被数据通路堵死了。后来我才意识到，AXI协议族里早就给你准备好了两套方案——AXI4-Lite管控制，AXI4-Stream管数据。
3.1 为什么非要分开？
你想想看，卷积加速器里有两类完全不同的操作：
- 控制操作：写寄存器、读状态、启动/停止。数据量小，但要求低延迟、原子性。
- 数据操作：搬运输入特征图、权重、输出结果。数据量大，要求高带宽、流式处理。
把它们混在一起，就像在高速公路上设红绿灯。数据通路需要连续传输，控制通路却时不时插一脚。我在一个项目中遇到过，因为控制通路抢占了总线，导致数据流断流，卷积计算单元空等了几十个周期。性能直接掉了15%。
核心原则：控制通路追求「确定性」，数据通路追求「吞吐量」。两者天生矛盾，必须分离。
3.2 AXI4-Lite：轻量级控制管家
AXI4-Lite，说白了就是AXI4的瘦身版。它去掉了突发传输、去掉了乱序响应，只保留最基本的单次读写能力。
| 特性 | AXI4-Lite | AXI4-Full |
|---|---|---|
| 突发传输 | 不支持 | 支持（1~256拍） |
| 数据宽度 | 固定32/64位 | 可配置（8~1024位） |
| 乱序传输 | 不支持 | 支持（ID标签） |
| 硬件开销 | 约1/3的AXI4-Full | 较大 |
| 典型用途 | 寄存器配置、状态查询 | 大数据块搬运 |
我建议，加速器里的所有控制寄存器，都用AXI4-Lite来访问。为什么？因为它的握手协议简单，响应时间固定。你写一个启动寄存器，下一个时钟周期就能看到效果。这在调试时特别重要——我曾经因为AXI4-Full的乱序响应，查了一个星期的bug，最后发现是寄存器写操作的返回顺序和预期不一致。
实战技巧：AXI4-Lite的地址对齐要求很严格。32位数据宽度时，地址必须4字节对齐。我习惯在RTL里加一个地址检查逻辑，如果发现非对齐访问，直接返回SLVERR。这能帮你快速定位软件配置错误。
3.3 AXI4-Stream：数据高速公路
AXI4-Stream，它连地址都不要了。只有数据、有效信号、就绪信号，以及可选的边界标识。这就是为数据通路量身定做的。
在卷积加速器里，数据流是这样的：
// 输入特征图流
s_axis_feature_map:
tdata = 像素数据（比如8位灰度值）
tvalid = 数据有效
tready = 下游就绪
tlast = 一行结束
tuser = 帧同步信号（可选）
// 权重流
s_axis_weight:
tdata = 权重系数
tvalid = 权重有效
tready = 卷积核就绪
tlast = 卷积核结束为什么用Stream？因为卷积计算是典型的流水线操作。数据一拍一拍地进来，计算结果一拍一拍地出去。你不需要告诉它数据从哪里来、到哪里去，只需要保证数据流不中断就行。
我记得有一次，一个同事把数据通路也挂在了AXI4-Full上，用突发读的方式从DDR搬数据。结果每次突发结束都要重新仲裁，导致数据流出现间隙。换成AXI4-Stream之后，配合DMA控制器，数据流可以做到零间隙传输。吞吐量直接翻倍。
注意：AXI4-Stream没有写响应通道。这意味着你无法知道数据是否被成功接收。在需要可靠传输的场景（比如配置数据），不要用Stream。这也是为什么控制通路必须用Lite的原因。
3.4 分离设计的硬件架构
下面这张图展示了我常用的加速器互连架构。控制通路和数据通路完全独立，只在顶层通过一个桥接模块做必要的同步。
从图上你能看到，控制通路（蓝色）和数据通路（绿色）在物理上就是分开的。控制寄存器组只响应AXI4-Lite的读写请求，数据FIFO只处理AXI4-Stream的数据流。两者通过一个桥接模块做有限的交互——比如当数据FIFO快满时，通过桥接模块通知控制寄存器产生中断。
3.5 实际设计中的注意事项
分离设计说起来简单，做起来有几个坑要避开：
- 跨时钟域问题：控制通路通常跑在低频时钟（比如100MHz），数据通路为了带宽可能跑高频（比如300MHz）。两者交互的信号必须做同步处理。我习惯用两级触发器同步，或者用异步FIFO。
- 死锁预防：控制通路在等待数据通路完成某个操作时，不能占用数据通路的总线。我曾经见过一个设计，控制通路通过AXI4-Lite读状态寄存器，但这个状态寄存器的更新依赖于数据通路的一个信号。如果数据通路因为等待控制通路的配置而停滞，就形成了死锁。解决办法是：控制通路的读操作永远不要依赖数据通路的当前状态。
- 复位顺序：控制通路必须先复位，配置好所有参数，然后再释放数据通路的复位。我一般在RTL里加一个复位序列器，确保控制寄存器稳定后，数据通路才开始工作。
我的习惯：在验证阶段，我会单独写一个AXI4-Lite的VIP（验证IP），专门用来测试控制寄存器的读写。同时用AXI4-Stream的VIP注入测试数据。这样控制逻辑和数据逻辑可以独立验证，发现问题时定位也快。等两边都验证通过了，再联调。
3.6 总结
AXI4-Lite和AXI4-Stream的分离，不是协议设计者的心血来潮。它是基于硬件设计中的一条基本规律：控制要确定，数据要流畅。把这两者分开，你的卷积加速器才能既好配置，又跑得快。
嗯，这个设计哲学，说白了就是「各司其职」。控制通路做好管家，数据通路当好搬运工。别让它们互相干扰。
一句话记住：用AXI4-Lite管寄存器，用AXI4-Stream传数据。两者分开，各自安好。
可可精品资料库