VIP20
本课程属于:001-AXI总线 芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

AXI总线约束冲突排查指南

📚 共计 30 章节
01
AXI总线基础回顾
AXI协议概述 · 通道与握手 · 突发传输与地址映射
协议基础握手
02
约束冲突的本质
什么是约束冲突 · 为什么出现 · 典型表现
概念根因
03
地址重叠冲突
Master地址空间重叠 · Slave解码错误 · 地址边界对齐
地址解码
04
数据依赖冲突
写后读依赖 · 读后写依赖 · 写后写 · 数据冒险与乱序
依赖乱序
05
握手信号冲突
VALID/READY时序 · 死锁与活锁 · 背压与反压
时序死锁
06
ID与乱序冲突
AXI ID管理 · 乱序约束 · ID重映射与合并
ID乱序
07
QoS与优先级冲突
QoS信号含义 · 优先级反转 · 仲裁策略冲突
QoS仲裁
08
时钟域与复位冲突
跨时钟域约束 · 异步复位同步释放 · 时钟门控
时钟复位
09
协议违例检查
地址/数据/响应通道违例 · 保护单元违例
协议检查
10
工具与日志分析
仿真器日志 · 波形分析 · 断言与覆盖率
调试波形
11
常见错误码解析
EXOKAY · SLVERR · DECERR 含义与触发
错误码响应
12
死锁场景与修复
环形依赖 · 资源竞争 · 协议级死锁
死锁修复
13
低功耗与电源域约束
电源域隔离 · 电平转换 · 低功耗接口约束
低功耗电源
14
缓存一致性约束
ACE协议简介 · 缓存状态转换 · 窥探与同步
一致性ACE
15
安全与非安全域约束
TrustZone与AXI · 安全地址空间 · 非安全违例
安全TrustZone
16
虚拟化与多Master约束
虚拟通道 · 地址翻译 · IOMMU/SMMU配置
虚拟化IOMMU
17
时序收敛与约束
建立/保持时间 · 输入/输出延迟 · 虚假路径
时序收敛
18
综合与实现约束
综合脚本AXI约束 · 物理实现布线约束
综合后端
19
验证环境搭建
UVM验证组件 · AXI VIP配置 · 测试用例编写
UVMVIP
20
随机约束与定向测试
约束求解器 · 随机化策略 · 边界值测试
随机约束
21
覆盖率驱动验证
功能覆盖率 · 代码覆盖率 · 交叉覆盖率
覆盖率验证
22
断言与形式化验证
SVA断言 · 形式化工具 · 属性检查
断言形式化
23
性能分析与瓶颈
带宽计算 · 延迟分析 · 吞吐量优化
性能带宽
24
调试技巧与流程
问题复现 · 二分法定位 · 最小化测试用例
调试流程
25
案例一:地址空间配置错误
地址空间配置错误导致系统崩溃
案例地址
26
案例二:乱序传输数据一致性
乱序传输导致数据一致性错误
案例乱序
27
案例三:死锁导致总线挂死
死锁导致总线挂死
案例死锁
28
案例四:低功耗序列违例
低功耗序列导致协议违例
案例低功耗
29
案例五:多Master优先级配置
多Master优先级配置错误
案例优先级
30
总结与最佳实践
设计规范 · 检查清单 · 持续集成与回归
总结规范