VIP20
本课程属于:001-AXI总线 芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

AXI总线流水线性能调优实战

📚 共计 30 章节
01
AXI总线概述
AXI4协议基础 · AXI4-Lite与AXI4-Stream的区别 · 在SoC中的地位
基础协议
02
AXI通道详解
读地址/读数据/写地址/写数据/写响应通道 · 握手协议
通道握手
03
AXI握手协议
VALID/READY握手机制 · 背压原理 · 依赖关系与死锁避免
握手死锁
04
AXI传输特性
突发传输(Burst) · 乱序传输(Out-of-Order) · 交织传输(Interleaving)
传输性能
05
AXI流水线基础
什么是流水线 · 流水线级数定义 · 对吞吐量的影响
流水线基础
06
流水线深度分析
深流水线 vs 浅流水线 · 延迟与吞吐量权衡 · 面积开销评估
深度权衡
07
寄存器切片(Register Slice)
切片的作用 · 插入策略 · 对时序的改善
时序切片
08
AXI FIFO设计
同步/异步FIFO · 深度计算 · 在流水线中的应用
FIFO存储
09
握手信号优化
VALID超前优化 · READY超前优化 · 组合逻辑路径缩短技巧
优化时序
10
关键路径分析
建立/保持时间 · 最差路径识别 · 时序报告解读
时序分析
11
多周期路径
多周期路径定义 · 在AXI流水线中的应用 · 约束写法
约束时序
12
跨时钟域处理(CDC)
单/多比特同步器 · AXI跨时钟域设计模式
CDC同步
13
AXI互联结构
共享总线 · 交叉开关 · 网络片上互联(NoC)简介
互联架构
14
仲裁器设计
轮询仲裁 · 优先级仲裁 · 加权公平仲裁在AXI中的应用
仲裁调度
15
地址译码与路由
地址映射 · 从机选择逻辑 · 流水线中的地址译码延迟
译码路由
16
写数据合并
写掩码处理 · 数据对齐 · 部分写入的流水线优化
写数据优化
17
读数据重排序
读返回ID管理 · 重排序缓冲区 · 乱序返回的流水线控制
重排序乱序
18
写响应处理
写响应聚合 · 与写数据的流水线对齐 · 响应顺序保证
响应对齐
19
QoS与优先级
AXI QoS信号用法 · 优先级调度对流水线的影响 · 服务质量保证
QoS优先级
20
低功耗流水线技术
时钟门控 · 数据门控 · 流水线级休眠与唤醒
低功耗门控
21
性能建模与仿真
SystemC/TLM建模 · 流水线延迟估算 · 吞吐量仿真方法
建模仿真
22
性能计数器设计
流水线停顿计数 · 带宽利用率统计 · 延迟测量硬件
计数器测量
23
常见性能瓶颈
地址通道瓶颈 · 数据通道瓶颈 · 响应通道瓶颈的识别
瓶颈分析
24
流水线反压机制
反压传播路径 · 对吞吐量的影响 · 缓解策略
反压流控
25
死锁检测与恢复
协议级死锁 · 资源级死锁 · 避免与恢复机制
死锁恢复
26
AXI一致性协议
ACE协议简介 · 监听过滤 · 一致性流水线开销
一致性ACE
27
验证策略
定向测试 · 随机测试 · 形式化验证在流水线中的应用
验证测试
28
综合与实现
流水线综合策略 · 物理设计考虑 · 时钟树对流水线的影响
综合实现
29
实际案例分析
AI芯片AXI互联流水线调优 · 网络处理器流水线优化案例
案例调优
30
前沿趋势
CXL协议对AXI的演进 · chiplet互联中的流水线挑战 · AI驱动的流水线优化
前沿趋势