VIP20

本课程属于：001-AXI总线 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

AXI总线在FPGA开发中的应用

📚 共计 30 章节

AXI总线概述

什么是AXI总线 · 发展历史 · 在FPGA设计中的重要性

AXI协议基础

5个通道介绍 · 握手信号VALID/READY

AXI4-Full接口详解

地址/数据/响应通道 · 信号定义与时序

AXI4-Lite接口详解

轻量级信号 · 适用场景 · 与Full区别

AXI4-Stream接口详解

流式信号 · TLAST/TKEEP/TUSER · 典型应用

AXI握手协议

VALID/READY握手机制 · 五种传输模式

AXI突发传输

突发长度/大小/类型 · FIXED/INCR/WRAP

AXI地址与数据对齐

地址对齐规则 · 非对齐传输 · 窄传输

AXI乱序传输

ID信号 · 乱序实现 · 乱序深度控制

AXI内存映射与地址空间

地址映射规则 · 外设分配 · 地址译码器

AXI互联结构

Interconnect · Crossbar · Switch 原理与选择

AXI性能分析

带宽计算 · 延迟分析 · 吞吐量优化

Xilinx AXI IP核

GPIO/UART/DMA/BRAM Controller 使用

AXI DMA控制器

DMA原理 · Scatter-Gather · 寄存器配置 · 中断

视频DMA · 帧缓冲 · 视频流控制

Datamover与DMA区别 · 命令/状态 · MM2S/S2MM

Datamover通道

AXI Stream FIFO

Stream FIFO · 几乎满/空 · 可编程阈值

AXI SmartConnect

SmartConnect特性 · 自动优化 · 时钟域交叉

AXI验证方法学

AXI VIP · 断言检查 · 覆盖率收集

AXI时序约束

set_input/output_delay · 虚拟时钟 · 约束方法

AXI与DDR控制器

MIG IP · DDR读写时序 · Bank管理

XDMA IP · PCIe到AXI地址转换 · DMA传输

AXI Ethernet IP · MAC与DMA · 数据包处理

AXI中断控制器

中断聚合 · 优先级 · AXI Interrupt Controller

中断控制器

AXI时钟域交叉

异步FIFO · 同步器 · 多时钟域一致性

AXI低功耗设计

时钟门控 · 电源域 · AXI LPI接口

AXI调试技巧

ILA抓取 · Vivado逻辑分析仪 · 常见错误排查

AXI自定义IP开发

IP Packager · AXI接口封装 · 寄存器映射

AXI系统集成案例

Zynq PS与PL · HP/GP端口 · DMA加速

AXI未来趋势

AXI5/CXS · CHI协议 · CXL与AXI关系