VIP20

本课程属于：001-AXI总线 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

AXI总线与Vitis平台工程实战

📚 共计 30 章节

AXI总线概述

AXI4、AXI4-Lite、AXI4-Stream协议介绍，总线架构与基本概念。

协议族基础

AXI4-Full协议详解

通道定义、握手信号、读写事务、突发传输、原子访问。

全功能握手

AXI4-Lite协议详解

轻量级总线特点、寄存器访问、控制状态机设计。

轻量寄存器

AXI4-Stream协议详解

流式数据传输、TLAST/TKEEP/TUSER信号、数据对齐。

AXI互联与网络

AXI Interconnect、AXI Crossbar、AXI SmartConnect结构与配置。

AXI时序分析

关键路径、建立/保持时间、时钟域交叉、同步设计。

AXI验证方法学

VIP使用、断言、覆盖率驱动验证。

AXI性能分析

带宽计算、延迟优化、流水线设计、Outstanding传输。

Vitis平台概述

Vitis统一软件平台介绍、开发流程、工具链安装。

Vitis IDE入门

创建工程、导入硬件平台、编写Hello World程序。

Vitis内核开发

OpenCL C/C++内核编写、数据移动、计算单元设计。

Vitis HLS集成

高层次综合流程、C仿真、综合报告分析、优化指令。

Vitis平台硬件设计

Vivado中创建Platform、配置PS/PL、生成XSA文件。

Vitis软件平台

BSP配置、驱动开发、文件系统、启动流程。

AXI DMA驱动开发

AXI DMA控制器配置、描述符链、中断处理。

AXI VDMA驱动开发

视频帧缓冲、同步模式、异步模式、多缓冲。

AXI GPIO与中断

GPIO控制器、中断控制器(GIC)、中断服务程序。

AXI Timer与计数器

定时器配置、PWM生成、性能计数器。

AXI IIC/SPI外设驱动

IIC总线协议、SPI总线协议、Linux驱动框架。

AXI UART串口通信

UART控制器配置、波特率设置、中断收发。

AXI Ethernet网络

EMAC控制器、LwIP协议栈、TCP/UDP通信。

PCIe协议概述、DMA传输、地址映射、中断。

AXI Memory控制器

DDR4控制器配置、内存映射、Cache一致性。

AXI Interrupt控制器

GICv2/v3配置、中断亲和性、中断延迟优化。

DPU核集成、模型编译、推理部署、性能调优。

Vitis Vision加速

OpenCV库移植、图像处理核设计、流水线优化。

Vitis HPC加速

矩阵乘法、FFT、卷积、数据流优化。

Vitis调试与性能分析

Vitis Analyzer、Profile Summary、Timeline Trace。

多核异构系统设计

AMP/SMP架构、核间通信、共享内存、资源管理。

综合项目实战

基于Zynq的智能摄像头系统，从硬件设计到软件部署全流程。