VIP20

本课程属于：001-AXI总线 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

摄像头输入与AXI总线集成实战

📚 共计 30 章节

课程导论与系统概览

摄像头接口概述（MIPI、DVP）、AXI总线基础、系统架构图。

摄像头传感器基础

OV5640/IMX219传感器介绍、寄存器配置、I2C控制接口。

MIPI CSI-2 物理层

差分信号、Lane 配置、时钟与数据恢复（CDR）。

MIPI CSI-2 协议层

长包与短包、数据类型（RAW8/10, YUV, JPEG）、虚拟通道。

DVP 接口详解

并行数据、行场同步（HREF/VSYNC）、像素时钟 PCLK。

摄像头初始化流程

上电时序、复位、I2C 寄存器写入、流控（Stream On/Off）。

AXI4-Stream 协议

TDATA、TVALID、TREADY、TLAST、TKEEP 信号详解。

AXI-Stream协议

AXI4-Full 协议

地址/数据通道、突发传输（Burst）、Outstanding 传输。

VDMA（Video DMA）原理

帧缓存、同步锁存（GenLock）、行存与帧存模式。

VDMA 寄存器配置

HSIZE、VSIZE、STRIDE、帧指针寄存器、中断配置。

寄存器中断

摄像头数据写入 VDMA

像素打包、字节对齐、行同步信号处理。

VDMA 读取与显示

从 DDR 读取数据、送往 HDMI/VGA 显示控制器。

AXI Interconnect 与 SmartConnect

多主多从拓扑、地址映射、仲裁策略。

时钟域交叉（CDC）处理

异步 FIFO、MIPI 时钟域到 AXI 时钟域转换。

帧同步与帧丢失处理

VSYNC 中断、帧计数器、超时检测与恢复机制。

帧同步中断

图像格式转换

Bayer 到 RGB、YUV 到 RGB、色彩空间矩阵（CSC）。

图像缩放与裁剪

AXI-Stream 下的行缓冲缩放、双线性插值实现。

多摄像头同步采集

硬件触发（FSIN）、时间戳对齐、多路 VDMA 调度。

多摄像头同步

带宽分析与优化

像素时钟 vs AXI 时钟、数据位宽匹配、FIFO 深度计算。

中断处理与轮询模式

VDMA 完成中断、错误中断、Linux 用户态中断响应。

Linux 下的 V4L2 框架

Video Device、Buffer 管理、IOCTL 调用流程。

V4L2 与 VDMA 驱动集成

DMA-BUF 导出、mmap、用户态零拷贝。

DMA-BUF零拷贝

Xilinx MIPI CSI-2 IP 核详解

Sub-Lite 架构、配置向导、例化步骤。

Xilinx Video PHY Controller

GTX 配置、参考时钟、眼图扫描。

DPHY 调试技巧

电压摆幅、LP/HS 模式切换、误码率测试。

FPGA 逻辑仿真

摄像头模型、AXI VIP、VDMA 仿真测试平台搭建。

ILA 抓取 MIPI 数据、AXI 总线波形、VDMA 状态寄存器。

帧率提升、延迟降低、缓存一致性（ACP/ACE 端口）。

常见问题排查

黑屏、花屏、帧率不稳、I2C 通信失败。

综合项目实战

构建 4K 摄像头采集与显示系统，从原理图到 Demo 演示。