1. 流片前物理签核全景

流片（Tapeout）是IC设计从虚拟走向硅片的临界点。在此之前，设计团队必须完成一系列物理签核（Physical Signoff）检查，确认版图在制造可行性、电气正确性和功能一致性上均满足要求。Calibre作为Siemens EDA的物理验证平台，是这一阶段最核心的工具链。理解它在整个设计流程中的位置、签核目标、输入输出物以及典型项目节点，是建立流片前签核体系认知的第一步。

一、Calibre在设计流程中的位置

典型的数字IC设计流程从RTL设计开始，经过逻辑综合、布局布线（Place & Route）、时序签核，最终进入物理签核与GDSII交付。Calibre并不参与前端逻辑设计，也不直接参与布局布线，它工作在物理实现完成之后、掩模数据交付之前的关键窗口期。

具体来说，当版图工程师完成布线并导出GDSII后，Calibre开始介入。它读取版图数据、工艺设计套件（PDK）中的规则文件以及标准单元库的抽象视图，执行设计规则检查（DRC）、版图与原理图一致性检查（LVS）、寄生参数提取（PEX）等任务。这些检查的结果直接决定版图能否进入掩模制造阶段。因此，Calibre是设计数据与制造数据之间的“守门人”。

二、签核目标：从“能制造”到“能工作”

物理签核的目标可以概括为三个层次。第一层是可制造性：版图必须满足晶圆厂提供的设计规则，包括最小线宽、最小间距、最小面积、密度均匀性等。DRC检查就是这一层的核心手段。第二层是电气正确性：版图连接关系必须与原理图一致，LVS检查通过提取版图网表并与原理图网表比对来确认。第三层是性能可预测性：通过PEX提取寄生电阻电容，反标到时序分析中，确认芯片在真实寄生效应下仍能满足时序和功耗指标。

这三层目标并非孤立。例如，DRC违规可能导致短路或断路，进而引发LVS失败；LVS失败又意味着PEX提取的网表不可信，时序签核结果也就失去意义。因此，Calibre签核是一个层层递进、相互依赖的验证体系。

三、输入输出物：签核的数据基础

Calibre签核的输入物主要包括以下几类。版图数据通常以GDSII或OASIS格式提供，包含所有层的几何图形。工艺规则文件由晶圆厂提供，DRC规则文件描述几何约束，LVS规则文件描述器件识别和连接提取逻辑。标准单元库的抽象视图（如LEF或GDS）用于LVS中的器件匹配。原理图网表通常以SPICE格式给出，作为LVS比对的黄金参考。此外，还需要工艺层映射文件（Layer Map）来正确解析GDS层号与工艺层的对应关系。

输出物方面，DRC检查生成违规报告，包含违规类型、坐标、层号和严重程度。LVS检查输出比对结果，标明短路、断路、器件不匹配等具体问题。PEX提取生成SPEF或DSPF格式的寄生参数网表，供STA工具使用。当所有检查通过后，最终交付物是经过签核确认的GDSII数据包，附带签核报告和版本记录，提交给掩模厂。

四、典型项目节点与签核节奏

在一个典型的SoC项目中，物理签核并非一次性动作，而是贯穿于后端实现的多个节点。通常，在布局布线完成初步绕线后，团队会启动第一次DRC/LVS检查，称为“初版签核”。此时违规数量可能较多，主要目的是暴露系统性问题，如电源网络短路、标准单元重叠等。

随着修复迭代，签核进入收敛阶段。每次修复后重新运行Calibre，观察违规数量是否单调下降。当DRC违规降至零、LVS完全匹配后，团队会进行“最终签核”，并在此基础上运行PEX和时序签核。最终签核通过后，项目进入Tapeout准备阶段，包括填充（Fill）、密度检查、天线检查等收尾工作。

五、签核体系的整体视角

理解Calibre在流片前物理签核中的位置，需要建立“数据流”和“决策流”两条主线。数据流从GDSII和规则文件出发，经过Calibre各模块处理，生成报告和寄生网表，最终汇入Tapeout交付包。决策流则从违规报告出发，驱动版图修复、规则豁免申请或设计变更，直到所有签核项关闭。

在实际项目中，签核团队需要与版图工程师、时序工程师、工艺工程师紧密协作。DRC违规的修复可能影响时序，时序修复又可能引入新的DRC问题。因此，签核不是简单的“跑工具”，而是一个需要跨团队协调、迭代收敛的工程过程。Calibre提供的不仅是检查结果，更是一套可追溯、可复现的签核证据链，为流片决策提供依据。

下一阶段的学习将深入Calibre各模块的具体操作，包括规则文件的解读、检查脚本的编写、违规报告的定位与修复方法，以及如何将签核结果反馈到设计流程中。掌握这些技能，才能真正驾驭流片前的物理签核体系。