4. 直流压降（IR Drop）仿真

IR Drop 仿真的本质，是把 PCB 上铜箔走线和平面当成一段段有电阻的导体，让电流从电源输出端流向每一个负载，再计算沿途的电压损失。Allegro 的直流分析引擎（Sigrity/PDN Analysis 或 Allegro PCB PI 选项）并不需要复杂的电磁模型，它只需要三样东西：准确的电源/地网络结构、每个负载的电流需求、以及电源输出端的电压设定。三者齐备后，仿真结果就是一张覆盖整块板的电压分布图，直接告诉你哪块铜皮"饿"了。

一、仿真前的准备：把叠层和铜厚说清楚

IR Drop 的绝对值与铜箔的方块电阻直接相关。在启动仿真前，必须确认叠层（Cross Section）中每一层的铜厚和材料。常见内层 1oz 铜厚约 35μm，外层若为 1oz 加电镀，实际厚度可能到 50μm 以上。若叠层里铜厚填错，仿真出来的压降会整体偏大或偏小，后续优化就失去基准。

同时要确认平面层的分割情况。如果电源平面被过孔阵列、开槽或分割线切碎，电流只能绕行，局部电阻会显著上升。这些几何细节在仿真中会被自动识别，但前提是叠层和平面形状在 Allegro 中已经正确建模。

二、定义电源和地网络

在 Allegro 中打开直流分析工具后，第一步是选择参与仿真的网络。通常把电源网络（如 VCC_1V2、VCC_3V3）和对应的地网络（GND）成对加入。地网络虽然电压为 0，但地平面上的压降同样会叠加到负载端，所以不能只算电源、不算地。

定义时需要注意两点：一是电源网络的"源端"位置，通常选在稳压模块（VRM）的输出电容焊盘或电源连接器处；二是地网络的参考点，一般选在 VRM 的接地回流点。源端和参考点定了，整个板的电压分布才有统一的坐标基准。

三、分配负载电流

这是 IR Drop 仿真中最关键、也最容易出错的一步。Allegro 允许把电流分配到器件引脚、过孔或平面区域上。实际做法是：对每一个耗电芯片，根据其数据手册或功耗估算，给出该芯片电源引脚的总电流，再按引脚数量或实际连接关系分摊。

例如某 FPGA 的 1.2V 核心电源需要 8A，芯片有 40 个 VCC_1V2 引脚，若均匀分摊，每个引脚 0.2A。但实际电流分布并不均匀，靠近芯片核心的引脚往往承担更多电流。更合理的做法是参考芯片厂商提供的引脚电流分布表，或按功能模块分区分配。对于去耦电容，它们不消耗直流电流，但在仿真中可以作为电流的局部缓冲，通常不需要单独赋电流。

负载电流的方向约定要统一：电流从电源网络流入负载，从负载流出进入地网络。Allegro 中一般以正电流表示从电源网络"抽取"电流，负电流表示注入。如果方向设反，电压分布图会出现反常的高压点，很容易识别但会浪费排查时间。

四、运行分析与结果解读

设置完成后启动直流求解。Allegro 会把平面和走线离散成大量小电阻单元，建立节点方程并求解。求解时间取决于网络规模和网格密度，一块中等复杂度的板通常在几分钟内完成。

结果以电压分布云图呈现。颜色从源端的标称电压（如 1.200V）向远端逐渐变化，通常用绿色表示接近标称值，黄色、橙色、红色表示压降逐渐增大。判读时重点关注三件事：

• 最大压降值：图中最低电压点与源端电压之差。若标称 1.2V、最低点 1.152V，压降 48mV，占 4%。多数芯片要求电源电压偏差在 ±5% 以内，48mV 尚在范围内，但已接近需要关注的区域。
• 压降位置：最低点出现在哪块区域。如果集中在某个芯片附近，说明该芯片的供电路径电阻偏大，可能是过孔数量不足或平面被分割。
• 梯度分布：压降是均匀渐变还是局部陡降。均匀渐变说明平面整体电阻偏高，可考虑加厚铜或增加平面层；局部陡降说明存在瓶颈，需要在该处增加过孔或拓宽连接。

五、从结果回到设计修改

IR Drop 仿真的价值在于指导修改。常见优化手段包括：在压降大的区域增加电源过孔、把电源平面加厚、调整平面分割让电流路径更短、在负载附近增加铜皮面积。每次修改后重新运行仿真，对比电压分布图的变化，直到最大压降满足芯片的电压容差要求。

一个实用的判断基准是：对 1.2V 核心电源，若压降超过 60mV（5%），就需要优化；若在 30mV 以内，通常比较安全。对 3.3V 或 5V 电源，绝对压降可以放宽，但百分比同样建议控制在 3%～5% 以内。具体限值应以芯片数据手册的电源容差为准，仿真结果只是提供判断依据。

最后要强调的是，IR Drop 仿真是直流分析，它不包含交流纹波、开关噪声和瞬态电流引起的电压波动。它回答的是"平均电流下铜箔够不够用"，而不是"电源系统是否稳定"。两者需要配合使用，才能完整评估 PDN 性能。