3. 并联均流的基本原理

在CoolSiC MOSFET并联应用中,均流问题并不是一个“开关瞬间是否同步”的单一问题,而是贯穿整个导通区间与开关过渡过程的综合表现。理解均流,首先要区分两个时间尺度上的不同现象:静态均流与动态均流。二者成因不同、观测方式不同、改善手段也不同,混为一谈往往会导致“调了驱动却改善不了稳态温升”或“稳态很均衡但开关尖峰仍然集中”的误判。

静态均流:导通期间的电流分配

静态均流描述的是器件完全导通、电流趋于平稳之后,各并联支路之间电流的分配关系。对CoolSiC MOSFET而言,导通后漏源之间表现为一个电阻性通道,其阻值由导通电阻RDS(on)决定。当多个器件并联时,稳态电流的分配主要由各支路的总串联电阻决定,包括:

  • 器件本身的RDS(on)(随结温升高而增大,具有正温度系数);
  • 源极键合线与引脚寄生电阻;
  • PCB走线电阻、过孔电阻;
  • 外部连接端子与母排接触电阻。

设两条并联支路的总导通电阻分别为R1与R2,则稳态电流之比近似为I1/I2≈R2/R1。例如R1=10 mΩ、R2=12 mΩ,则电流比约为1.2:1,即电阻较小的支路承担约54.5%的总电流。这个比例看似不大,但若总电流为100 A,则两支路分别流过约54.5 A与45.5 A,差值接近9 A,对应的导通损耗差异约为(54.5²×10)/(45.5²×12)≈1.19,即约19%的损耗差,长期运行会形成明显的温度梯度。

CoolSiC MOSFET的RDS(on)具有正温度系数,这为静态均流提供了一种自平衡机制:电流偏大的器件温度升高,RDS(on)随之增大,从而抑制其电流份额。但这一机制的作用强度取决于温度系数的大小以及热耦合程度。如果两个器件热耦合很弱(例如各自独立散热),自平衡效果会减弱;如果热耦合很强(共用一个散热基板),则可能出现“热集中—电阻下降—电流更集中”的正反馈风险,需要结合具体封装与布局评估。

动态均流:开关过渡期间的电流分配

动态均流描述的是开通与关断过渡过程中,各并联支路瞬时电流的分配关系。与静态不同,动态均流受阈值电压VGS(th)、跨导gfs、栅极回路阻抗、米勒电容Cgd、共源电感Ls等因素共同影响。即使两个器件的RDS(on)完全一致,只要开通时刻相差几十纳秒,先开通的器件就会在短时间内承担几乎全部电流,形成电流尖峰。

动态不均流的典型表现是:开通瞬间某一支路电流明显高于其他支路,关断瞬间某一支路电压尖峰更高。由于SiC MOSFET开关速度极快(可达数十ns量级),动态不均流对器件应力的影响往往比静态不均流更显著。动态均流的改善主要依靠:驱动回路对称布局、栅极电阻匹配、共源电感最小化、以及必要时采用独立驱动或主动栅极控制。

均流系数:如何量化不平衡程度

为了定量描述并联支路之间的电流分配均匀程度,工程上常用均流系数(current sharing coefficient)来表征。其定义方式有多种,最常用的是以各支路电流与平均电流的偏差来度量:

设N个并联支路的总电流为Itotal,平均电流为Iavg=Itotal/N,第i条支路电流为Ii,则定义均流系数为:

K_i = I_i / I_avg

整体均流系数可表示为:
K = min(I_i) / I_avg  或  K = 1 - (max(I_i) - min(I_i)) / I_avg

当K=1时表示完全均流;K越接近1越好。例如三条支路电流分别为32 A、34 A、34 A,平均为33.3 A,则min/avg=0.96,max-min偏差为2 A,偏差率约6%。工程上通常要求静态均流系数不低于0.9,动态均流系数不低于0.8,具体阈值需结合器件裕量与散热设计确定。

需要注意的是,均流系数是一个统计性指标,应在多个工作点(不同总电流、不同温度、不同母线电压)下分别测量,而不能仅凭单一工况判断。此外,动态均流系数需要用高带宽电流探头或罗氏线圈逐支路测量,普通万用表或低频电流传感器无法捕捉ns级差异。

电流不平衡的成因分类

造成并联电流不平衡的原因可以按“静态—动态”和“器件—布局—驱动—热”两个维度交叉分类,便于系统排查:

成因类别 典型因素 主要影响
器件参数分散 VGS(th)、gfs、RDS(on)、Ciss/Coss/Crss批次差异 动态开通时序差异、静态电阻差异
布局寄生参数 源极走线电感Ls、漏极电感Ld、栅极回路电感、PCB电阻不对称 动态电流尖峰、栅极振荡、静态分流偏差
驱动回路不对称 栅极电阻Rg偏差、驱动走线长度差异、驱动IC通道延迟差异 开通/关断时刻错位,动态不均流
热耦合与温度分布 散热基板温度梯度、器件间距、风冷/液冷流场不均 RDS(on)温度漂移,静态电流再分配
外部电路不对称 母排连接点位置、端子接触电阻、熔断器/传感器插入损耗 静态支路电阻差异,稳态分流偏差

在实际排查中,建议按“先静态、后动态;先外部、后器件”的顺序进行。静态不均流通常可以通过测量各支路直流电阻或稳态电流快速定位;动态不均流则需要借助双脉冲测试平台,逐支路测量开通/关断电流波形,对比峰值与上升时间。若动态差异主要来自驱动回路,可优先检查栅极电阻与源极电感对称性;若来自器件本身,则需考虑筛选配对或采用主动均流控制。

CoolSiC MOSFET并联均流:静态与动态成因分类 静态均流(导通稳态) R_DS(on) 正温度系数 PCB/键合线电阻 端子接触电阻 热耦合与温度梯度 I₁/I₂ ≈ R₂/R₁ → 稳态分流比 动态均流(开关过渡) V_GS(th) 批次差异 栅极回路阻抗不对称 共源电感 L_s 差异 驱动IC通道延迟 开通/关断时刻错位 → 电流尖峰 时间尺度 均流系数定义与判据 K_i = I_i / I_avg K = min(I_i) / I_avg 示例:I₁=32A, I₂=34A, I₃=34A I_avg=33.3A → K=0.96,偏差率≈6% 静态 K ≥ 0.9 动态 K ≥ 0.8 排查顺序建议 ① 静态电阻测量 ② 稳态电流对比 ③ 双脉冲动态测试 ④ 驱动/布局对称性优化

综合来看,静态均流与动态均流虽然共享“并联分流”这一物理背景,但其主导因素、观测手段与改善路径差异明显。静态均流更偏向电阻网络与热平衡问题,动态均流更偏向时序与寄生参数问题。均流系数为两者提供了统一的量化标尺,而成因分类则为排查提供了结构化的切入点。在实际CoolSiC并联设计中,建议先通过静态测量确认基础分流是否合理,再通过双脉冲测试评估动态尖峰,最后根据成因分类逐项优化布局、驱动与热设计,而不是盲目调整单一参数。