2. CoolSiC器件特性回顾

在讨论CoolSiC MOSFET并联均流之前，必须先回到器件本身。并联均流并不是一个单纯的“布局问题”，它首先是一个器件参数分散性问题。两颗同型号的SiC MOSFET，即使来自同一批次，其阈值电压、跨导、输出电容、体二极管正向压降等参数仍存在一定分布。当它们被并联在一起时，这些差异会通过不同的物理路径转化为电流分配的不均衡。理解这些路径，是后续设计均流措施的前提。

阈值电压 V_th：决定谁先导通

阈值电压是MOSFET开始形成导电沟道的最小栅源电压。对于并联的SiC MOSFET，V_th的差异直接影响开通瞬间的电流分配。假设两颗器件并联，驱动电压同为V_GS，则过驱动电压分别为V_GS−V_th1和V_GS−V_th2。V_th较低的那颗器件会先开通、先进入低阻态，在开通过程中承担更大的瞬态电流。

CoolSiC MOSFET的V_th典型值约为4V左右，但批次内分布可能达到±0.5V甚至更宽。在栅极驱动电阻较大、开通速度较慢的场景下，V_th差异带来的开通时间差会被放大，导致先开通的器件在米勒平台附近承受更高的电流尖峰。更值得注意的是，SiC MOSFET的跨导在低过驱动区相对较低，这意味着V_th差异在开通初期的影响比硅器件更敏感。

跨导 g_fs：决定稳态电流如何分配

跨导反映栅源电压对漏极电流的控制能力。在稳态导通阶段，并联器件的电流分配由导通电阻R_DS(on)决定，而R_DS(on)与跨导之间存在间接关联：跨导较高的器件通常在相同V_GS下具有更低的沟道电阻。因此，g_fs较大的器件会“抢走”更多电流。

CoolSiC MOSFET的跨导在高温下会有所下降，且不同器件的下降幅度不一致。这意味着在冷态下匹配良好的并联组合，在热态下可能重新出现电流分配偏移。实际工程中，常通过正温度系数来补偿：当某颗器件电流偏大时，其结温升高，R_DS(on)增大，从而自动抑制电流。但SiC MOSFET的正温度系数不如硅器件明显，尤其在低电流区，因此不能完全依赖自均流。

输出电容 C_oss：影响开关瞬态与动态均流

输出电容C_oss包含漏源电容C_ds和米勒电容C_gd。在并联结构中，C_oss的差异主要影响两个方面：一是关断时的电压上升速率，二是开通时的电容充电电流分配。C_oss较小的器件在关断时电压上升更快，可能在并联回路中产生环流；C_oss较大的器件在开通时需要更多电荷，导致开通延迟。

CoolSiC MOSFET的C_oss具有明显的非线性，随V_DS变化而剧烈变化。在并联应用中，若两颗器件的C_oss曲线不一致，动态过程中的电流分配会出现高频振荡。这种振荡不仅增加开关损耗，还可能激发寄生振荡。因此，在选型时建议关注C_oss的匹配性，并在布局中尽量使并联回路的寄生电感对称。

体二极管 V_F：反向导通与死区时间的影响

在桥式电路中，死区时间内体二极管会续流导通。并联器件的体二极管正向压降V_F差异会导致续流电流分配不均。V_F较低的器件会承担更多续流电流，产生更高损耗。CoolSiC MOSFET的体二极管具有较高的V_F（典型约3V以上），且反向恢复电荷Q_rr较小，但不同器件的V_F分布仍不可忽略。

此外，体二极管的导通还会影响死区时间后的开通行为。若某颗器件的体二极管先导通，其沟道在开通时会被“短路”，导致该器件在开通瞬间电流上升更快。因此，在并联设计中，体二极管参数的匹配同样重要，尤其是在高频硬开关场景下。

参数分散性的综合作用与工程判断

上述四个参数并非独立作用。例如，V_th较低的器件往往在开通时电流偏大，导致结温升高；而结温升高又会改变g_fs和R_DS(on)，进一步影响稳态分配。这种耦合关系使得并联均流设计必须从“参数匹配—布局对称—驱动一致—热耦合”四个层面同时考虑。

在实际工程中，建议对并联器件进行参数分档。以V_th为例，可将同批次器件按V_th分为若干档，每档内差异控制在0.2V以内，再将同档器件并联。对于g_fs和C_oss，可参考数据手册中的典型曲线，优先选择曲线形状一致的器件。体二极管V_F的匹配则需结合具体电路拓扑，在硬开关桥式电路中应给予足够重视。

总结来看，CoolSiC MOSFET的并联均流问题，本质上是器件参数分散性在电路中的映射。V_th决定开通顺序，g_fs决定稳态分配，C_oss影响动态过程，V_F影响续流路径。只有先理解这些参数如何各自及共同作用，才能在后续的布局、驱动和热设计中做出有针对性的决策。