3. MPS PMIC下电时序基础

上电时序解决的是“谁先起来、谁后起来”，而下电时序解决的是“谁先退、谁后退、退得多快、退到哪里”。在 MPS PMIC 的实际应用中，下电过程往往比上电更容易出问题：输入电源突然拔掉、EN 被拉低、系统进入关机流程，这些场景下如果各电源轨的关断顺序、放电速度和残余电压不受控，就可能出现负载芯片被反向供电、IO 口倒灌、总线锁死，甚至下一次上电直接失败。本节围绕掉电检测、放电控制、顺序关断、下电斜率管理和反向电流抑制五个关键点展开。

一、掉电检测：先判断“真的在掉电”

下电时序的起点是掉电检测。PMIC 需要区分三种情况：输入电压缓慢下降、输入电压瞬间跌落、以及 EN/PG 被主动拉低。MPS PMIC 通常通过 VIN 欠压锁定（UVLO）比较器、PG（Power Good）引脚状态和内部故障寄存器来综合判断。以典型 3.3V 系统为例，UVLO 阈值可设为 2.7V 上升、2.5V 下降，并带 100mV 左右迟滞，避免输入纹波导致误触发。

检测的关键是“提前量”。如果等到 VIN 已经低于后级 LDO 的输入下限才动作，Buck 输出早已失控。因此工程上常把掉电预警阈值设在 UVLO 之上，例如 VIN 低于 3.0V 时先置位 PWRDN_WARN，给系统留出几百微秒到几毫秒的窗口去执行顺序关断。这个窗口时间由输入电容储能和负载电流共同决定，可用 Δt ≈ C·ΔV / I_load 粗略估算：若输入电容 100µF、允许压降 0.3V、负载 0.5A，则窗口约 60µs，属于非常紧张的情形，需要优先关断大电流轨。

二、放电控制：让输出“主动归零”

很多电源轨在关断后并不会立刻降到 0V，而是靠负载和反馈电阻缓慢泄放，可能残留 0.5V～1.2V 的“鬼电压”。MPS PMIC 提供主动放电（Active Discharge）功能，在通道关闭后接通内部放电 MOSFET，把输出电容上的电荷快速泄放到地。放电电阻通常为几十欧姆量级，例如 50Ω 对 22µF 输出电容，时间常数 τ = R·C ≈ 1.1ms，约 3τ 后降到 5% 以下。

放电控制要注意两点：一是放电电流不能超过内部 MOSFET 的耐受能力，大容量输出需要外部并联放电电阻；二是放电使能要与关断命令同步，避免“先断反馈、后放电”造成输出反弹。对于 1.8V、2.5V 等低压轨，放电目标通常是降到 0.3V 以下，确保后级芯片的 IO 不再被钳位。

三、顺序关断：与上电相反，但不完全对称

顺序关断的基本原则是“后上先下”：上电时最后建立的电源轨，下电时应最先关断。这样做的目的是保证信号链方向始终由已供电的器件指向未供电的器件，避免反向灌流。典型 SoC 系统顺序为：核心电压 VDD_CORE 先上后下，IO 电压 VDD_IO 后上先下，模拟电压 VDD_A 居中。

但顺序关断并不完全等于上电的镜像。原因是某些轨之间存在依赖：如果 IO 轨先关，而核心轨仍带电，SoC 的 IO 缓冲器可能通过 ESD 二极管向已断电的 IO 轨倒灌。因此实际策略是：先关断对外接口轨，再关断核心轨，最后关断始终电（Always-On）域。MPS PMIC 通过各通道的 SD_CTRL 位和可编程关断延时（如 0/1/2/4/8ms 档位）实现这种非对称顺序。

四、下电斜率管理：快慢都要有依据

下电斜率 dV/dt 决定输出电压从标称值降到 0V 的时间。斜率太慢，输出长时间停留在中间电压，后级芯片可能处于欠压复位临界区，出现反复复位或逻辑混乱；斜率太快，则 di/dt 大，PCB 走线电感和负载电容可能激起振铃，甚至让输出瞬间低于地电位。

MPS PMIC 的下电斜率通常由放电电流和输出电容共同决定。以 1.0V 核心轨、输出电容 47µF、放电电流 20mA 为例，理论斜率约 0.43V/ms，从 1.0V 降到 0.1V 约需 2.1ms。若希望更快，可增大放电电流或减小输出电容；若希望更平缓，则降低放电电流。工程上一般把下电时间控制在 1～5ms 量级，既避免中间态停留过久，又不至于产生明显振铃。

需要特别注意的是，多轨系统中各轨的下电斜率应尽量协调。如果 3.3V IO 轨在 1ms 内归零，而 1.8V 模拟轨要 10ms 才降下来，两者之间的电平差会在接口处形成持续数毫秒的电压差，可能超过后级器件的绝对最大额定值。因此建议同一接口域内的电源轨下电时间差不超过 2 倍。

五、避免反向电流：下电时序的底线

反向电流的本质是“电从已断电的节点流向仍带电的节点”，路径通常是芯片 IO 的 ESD 二极管、体二极管或外部上拉电阻。判断是否存在反向电流风险，可以看三个条件：两个电源轨之间存在信号连接、其中一轨先掉电、另一轨仍高于 0.7V。三者同时满足，就存在倒灌可能。

抑制反向电流的手段包括：使用带反向电流阻断的负载开关或理想二极管；在 IO 线上串联小电阻限制倒灌电流；调整关断顺序让“接收端”先断电；以及利用 PMIC 的通道隔离功能，在关断某轨时同步断开其输出隔离开关。MPS PMIC 的部分型号支持在关断期间将输出置于高阻态，从源头切断倒灌路径。

六、典型下电时序参数示例

表中参数为教学示例，实际值需根据具体 PMIC 型号、输出电容和负载电流调整。核心原则是：先断对外接口，再断内部核心，最后保留常电域；每一轨都要有明确的放电目标和可观测的下电时间；相邻轨之间的下电时间差不宜过大，避免形成反向电流窗口。掌握这五点，下电时序就从“碰运气”变成了可设计、可验证的工程过程。