2. MPS PMIC上电时序基础

在MPS PMIC（电源管理集成电路）的应用中，上电时序不是“把电通上”这么简单，而是一组由使能信号、电源就绪信号、复位释放和斜率控制共同决定的受控过程。理解这些信号的先后关系，是读懂时序图、排查上电异常、设计可靠系统的前提。本节围绕五个核心概念展开：EN（Enable，使能）、PG（Power Good，电源就绪）、RESET（复位释放）、Slew Rate（上电斜率）以及时序图的阅读方法。

一、使能信号EN：时序的起点

EN是PMIC开始工作的“开关”。以MPS常见的多路输出PMIC为例，EN引脚通常有一个上升阈值V_{EN_H}（例如1.2V）和一个下降阈值V_{EN_L}（例如1.0V），两者之间存在迟滞，防止输入抖动导致反复启停。当EN电压超过V_{EN_H}并保持一段时间（去抖时间t_DEB，典型值几十微秒）后，PMIC内部基准、振荡器和各通道软启动逻辑才被激活。

EN可以由外部MCU的GPIO驱动，也可以由输入电压分压网络产生。若用分压电阻，需要保证在最坏情况下EN仍高于阈值，同时不超过引脚的绝对最大电压。例如输入12V，用100kΩ和10kΩ分压，EN约为1.09V，接近阈值，容易受容差影响；改为90kΩ和10kΩ，EN约为1.2V，余量更合理。这个计算说明：EN不是“有电压就行”，而是要留出足够的噪声和容差余量。

二、电源就绪PG：告诉系统“这路电稳了”

PG是PMIC输出给系统的状态信号，通常为开漏输出，需要外接上拉电阻（如10kΩ上拉到1.8V或3.3V）。当某路输出电压上升到其目标值的90%～95%（具体阈值见数据手册），并且内部软启动完成、无过流或过温故障时，PG被释放，由上拉电阻拉高。反之，若输出跌落、过流或过温，PG被拉低。

PG的关键在于“什么时候算稳”。它不只看电压绝对值，还看是否在窗口内、是否持续超过PG延迟时间t_PG（典型1～10ms）。这个延迟用于滤除上电过程中的瞬时过冲或振铃，避免PG误报。因此，PG是“电源已准备好”的最终确认，而不是输出电压一出现就立即有效。

三、复位释放RESET：让数字电路开始运行

RESET通常由PMIC的复位输出引脚或外部复位芯片产生，低电平有效。在电源未稳、PG未有效之前，RESET必须保持低电平，把MCU、FPGA等数字器件钳在复位状态，防止其在欠压或不确定电压下执行错误代码。只有当所有关键电源的PG都有效，并且经过复位延迟t_RST（典型几毫秒到几十毫秒）后，RESET才释放为高电平。

这里有一个常见误区：把RESET直接接到PG。PG是“电源好”，RESET是“允许运行”，两者之间需要延迟和逻辑组合。更稳妥的做法是用PG去触发复位延时电路，或者使用带复位功能的PMIC，让RESET在PG有效后再延迟释放。这样，即使某路电源在PG有效后短暂跌落，RESET也能及时拉低，保护系统。

四、上电斜率控制：避免浪涌与过冲

上电斜率（Slew Rate）指输出电压从0上升到目标值的速度，单位常用V/ms或V/μs。斜率太陡，输入电容和负载电容的充电电流I=C·dV/dt会很大，造成输入电压跌落、EMI恶化，甚至触发输入过流保护；斜率太慢，则上电时间过长，系统启动延迟，也可能在低压区间停留过久导致数字电路工作异常。

MPS PMIC通常通过内部软启动电路控制斜率，软启动时间t_SS可调，例如1ms、4ms、8ms。以输出电容C_OUT=100μF、目标电压1.8V、t_SS=4ms为例，平均充电电流约为C·ΔV/t=100μF×1.8V/4ms=45mA。这个电流由PMIC提供，若超过其限流值，软启动会被拉长甚至触发故障。因此，选择t_SS时要同时考虑输出电容、负载和PMIC的驱动能力。

五、时序图阅读方法：从“线”到“因果”

时序图不是装饰，而是上电过程的“因果地图”。阅读时按以下顺序：

1. 找起点：通常是最上方或最左侧的EN或VIN，确认哪个信号先动。
2. 看阈值：每条信号线旁的虚线或标注，表示触发阈值，如EN 1.2V、PG 90% V_OUT。
3. 量延迟：从EN过阈值到第一路输出开始上升的时间t_D1，从输出到PG有效的时间t_PG，从PG到RESET释放的时间t_RST。
4. 查顺序：多路输出时，谁先谁后，是否满足数字器件的上电顺序要求（如内核先于IO，或IO先于内核）。
5. 看异常：若某路输出未按时到达、PG未释放、RESET提前释放，时序图上会表现为“断链”，据此定位故障。

下面这张SVG把上述五个概念放在同一张上电时序图中，用真实信号名和阈值标注，帮助建立整体印象。

结合这张图，可以读出完整的上电链条：EN先过1.2V阈值，经过去抖t_DEB后，PMIC开始软启动；VOUT1（内核）先以t_SS1斜率上升，VOUT2（IO）随后以t_SS2上升；两路都达到90%目标值并经过t_PG后，PG拉高；PG有效后再经过t_RST，RESET释放，数字电路开始运行。如果实际波形中VOUT2先于VOUT1到达，或者PG在VOUT1未稳时就拉高，就说明时序配置或外部电路存在问题。