1. 课程导入与EMI工程全景

在功率电子系统里,EMI(电磁干扰)从来不是“最后再补”的收尾工作,而是与效率、热设计、安规并列的硬约束。以onsemi的功率器件与控制器为例,无论是PFC、LLC、同步Buck,还是车载OBC与电机驱动,开关节点的高dv/dt与di/dt都会在寄生参数上激发宽频噪声。若等到样机阶段才发现传导或辐射超标,往往要改拓扑、改布局、改滤波器,代价极高。因此本课程的第一件事,是把EMI与滤波设计放回系统工程的正确位置:它既是法规准入的门槛,也是产品可靠性与一次通过率的决定因素。

EMI的三条主线:传导、辐射与抗扰度

EMI工程通常围绕三条主线展开。第一条是传导发射(Conducted Emission, CE),噪声沿电源线、信号线以共模(CM)和差模(DM)形式传播,测试频段一般为150 kHz~30 MHz。第二条是辐射发射(Radiated Emission, RE),噪声通过线缆、PCB走线或机壳缝隙以电磁场形式辐射,常见关注频段为30 MHz~1 GHz。第三条是抗扰度(Immunity, EMS),包括ESD、EFT、浪涌、传导抗扰与辐射抗扰,考察产品在外来干扰下能否维持功能。三者并非孤立:滤波器的插入损耗影响CE,也间接影响RE;而抗扰度设计中的TVS、共模扼流圈与Y电容,又常与发射抑制共用同一批元件。

理解CM与DM的区分是滤波设计的前提。差模噪声在两条电源线之间流动,电流方向相反;共模噪声则同时同向流过两条线,经寄生电容返回大地。二者的源阻抗、频段和传播路径不同,因此滤波器的拓扑也不同:DM通常用X电容与差模电感,CM则用共模扼流圈与Y电容。若把CM噪声误当DM处理,滤波器往往在关键频点失效。

从法规到产品:整体设计流程

EMI设计不是“先做功能、再测EMI”,而应嵌入产品开发流程。一个可落地的顺序是:先明确适用标准与限值(如CISPR 32、CISPR 25、IEC 61000-4系列),再根据拓扑与开关频率预估噪声源频谱,接着在原理图阶段规划滤波与接地,随后在PCB布局中控制回路面积与寄生参数,最后通过预测试与迭代收敛。onsemi的功率器件数据手册中常给出开关时间、输出电容Coss、反向恢复电荷Qrr等参数,这些直接决定噪声源的高频分量,是预估的起点。

以典型的Boost PFC为例,开关频率65 kHz,开关管为onsemi SiC MOSFET。若上升时间约20 ns,则噪声频谱的转折频率约为1/(π·tr)≈16 MHz,意味着在150 kHz~30 MHz范围内,低端以开关谐波为主,高端则受振铃与寄生振荡支配。此时若只加一级DM滤波,往往在5 MHz以上失效,因为高频噪声已转为CM。正确的做法是:先用共模扼流圈压制CM,再用X电容与差模电感处理DM,并确保Y电容的接地阻抗足够低。

EMI工程全景:法规—噪声源—传播—滤波—验证 法规与限值 CISPR 32 / CISPR 25 IEC 61000-4 系列 CE / RE / ESD / EFT 噪声源(功率级) SiC MOSFET / IGBT dv/dt、di/dt、Qrr、Coss 开关频率 65 kHz(示例) 传播路径 CM:线—地回路 DM:线—线回路 寄生电容 / 回路面积 滤波器 CM扼流圈 X / Y电容 DM电感 预测试与验证 LISN + 频谱仪 / 接收机 近场探头定位辐射热点 迭代收敛 从法规到产品的设计闭环 1. 标准解读 限值 / 频段 / 等级 2. 噪声预估 tr / Qrr / 频谱包络 3. 滤波与布局 CM/DM / 接地 / 回路 4. 预测试 LISN / 近场 / 余量 5. 整改迭代 定位 / 改板 / 复测

滤波器在系统中的位置与关键参数

滤波器不是孤立器件,而是“源—路径—负载”之间的阻抗匹配网络。以onsemi推荐的AC输入EMI滤波器为例,典型结构为:共模扼流圈串联在L/N线上,X电容跨接L-N,Y电容从L、N分别接到PE。其插入损耗由共模电感量、Y电容容量及接地阻抗共同决定。若Y电容受漏电流限制(如医疗设备要求漏电流<100 μA),则需增大共模电感或采用两级滤波。此时要关注共模扼流圈的饱和电流与差模分量,避免大电流下磁芯饱和导致滤波失效。

一个实用的估算示例:若目标是在1 MHz处获得40 dB的CM插入损耗,采用单级LC,Y电容取2.2 nF,则共模电感L≈1/((2πf)²C)·10^(IL/20)。代入f=1 MHz、C=2.2 nF、IL=40 dB,可得L约2.6 mH。实际选型需留余量并考虑寄生电容,因为高频时电感会因匝间电容而呈现容性,插入损耗下降。这也是为什么高频段常需两级滤波或磁珠辅助。

抗扰度与发射抑制的协同

抗扰度设计常被误认为与发射无关,实则共享大量元件。例如,共模扼流圈既抑制产品自身CM发射,也阻挡外部CM干扰进入;Y电容既为CM噪声提供低阻回路,也帮助旁路外部共模浪涌。但Y电容过大会增加漏电流并可能降低抗扰度中的共模抑制效果,因此需要权衡。ESD与EFT防护中,TVS的钳位电压与寄生电容会影响信号完整性,若用于高速接口,需选择低电容TVS,否则会引入新的EMI问题。

工程提示:在预测试阶段,建议先测CE的CM/DM分离结果,再决定滤波器调整方向。若150 kHz~1 MHz超标,优先检查X电容与差模电感;若5 MHz~30 MHz超标,优先检查Y电容接地与共模扼流圈高频特性。

建立从法规到产品的整体设计流程

综合来看,EMI与滤波设计的整体流程可归纳为五个环节:标准解读、噪声预估、滤波与布局、预测试、整改迭代。每个环节都有明确的输入与输出。标准解读输出限值与测试条件;噪声预估输出频谱包络与关键频点;滤波与布局输出原理图与PCB约束;预测试输出余量与热点定位;整改迭代输出最终BOM与验证报告。onsemi的选型工具与SPICE模型可辅助噪声预估,但最终仍需实测确认,因为寄生参数与机械结构无法完全建模。

本课程后续将围绕这五个环节展开,从器件级参数到系统级布局,从传导到辐射,从发射到抗扰,逐步建立可复现的设计方法。第一章的目标不是记住所有公式,而是建立一张“EMI工程地图”:知道噪声从哪里来、沿什么路径传播、用什么手段抑制、如何验证是否达标。只有这张地图清晰,后续的滤波器计算、PCB布局与整改才有方向。