4. 参考频率与鉴相频率设计
在锁相环与频率合成器系统中，参考频率与鉴相频率（PFD频率）是决定环路带宽、相位噪声底、杂散分布以及频率分辨率的两个基础参数。很多设计问题并非出在VCO或环路滤波器，而是参考链路与鉴相频率选择不当。本节围绕参考源选择、参考分频比设置、鉴相频率对相位噪声与杂散的影响，以及整数边界杂散规避方法展开。
一、参考源的选择
参考源是整个合成器的频率基准，其相位噪声会以 20·log₁₀(N) 的形式被放大到输出，其中 N 为反馈分频比。因此参考源的近端相位噪声必须足够低。常见选择包括：
- 普通晶体振荡器（XO）：成本低，相位噪声约 -140 dBc/Hz@10 kHz（10 MHz），适合对近端噪声要求不苛刻的场合。
- 温度补偿晶振（TCXO）：频率稳定度约 ±0.5 ppm～±2 ppm，相位噪声约 -145 dBc/Hz@10 kHz，适合基站、仪器等。
- 恒温晶振（OCXO）：稳定度可达 ±0.01 ppm，相位噪声约 -155 dBc/Hz@10 kHz，用于高精度频率源。
- 外部参考时钟：如 GPS 驯服、10 MHz 实验室参考，需注意参考输入的抖动滤除。
选择时需同时关注三项指标：频率稳定度（决定长期漂移）、相位噪声（决定近端噪声贡献）、抖动（决定远端噪声底）。例如，若输出频率为 2.4 GHz，鉴相频率为 10 MHz，则 N = 240，参考源噪声将被抬高约 47.6 dB。若参考源在 10 kHz 处为 -145 dBc/Hz，则贡献到输出约为 -97.4 dBc/Hz，这一数值必须低于VCO自身噪声，否则参考源将成为瓶颈。
二、参考分频比与鉴相频率的关系
鉴相频率 f_PFD 由参考频率 f_REF 经参考分频比 R 得到：
f_PFD = f_REF / R同时，输出频率满足：
f_OUT = f_PFD × N = (f_REF / R) × N其中 N 为反馈分频比。R 与 N 的取值直接决定了频率分辨率（即步进）：Δf = f_PFD。若需要 25 kHz 步进，则 f_PFD 必须为 25 kHz 或其整数倍。但 f_PFD 越低，N 越大，参考噪声放大越严重，且环路带宽通常需低于 f_PFD/10 以抑制鉴相杂散，导致锁定时间变长。因此存在一个折中：
- 高 f_PFD：噪声放大倍数小、环路带宽可做宽、锁定快，但频率分辨率变粗，且整数边界杂散更靠近载波。
- 低 f_PFD：分辨率细，但 N 大、噪声恶化，环路带宽受限，锁定慢。
实际设计中，常采用“高鉴相频率 + 小数分频”或“高鉴相频率 + 多级混频”来兼顾分辨率与噪声。例如 ADI 的 ADF4371 支持最高 250 MHz 的 PFD 频率，配合小数分频可实现赫兹级分辨率。
三、鉴相频率对相位噪声与杂散的影响
鉴相频率对相位噪声的影响主要体现在两个方面：
- 噪声放大：参考源与鉴相器噪声在环路带宽内被放大
20·log₁₀(N)。N = f_OUT / f_PFD，因此提高 f_PFD 可直接降低 N，从而降低带内噪声。 - 环路带宽约束：为抑制鉴相杂散，环路带宽通常取 f_PFD 的 1/10～1/20。f_PFD 越低，带宽越窄，VCO 噪声在带内的抑制能力越弱，且锁定时间变长。
杂散方面，整数边界杂散（Integer Boundary Spur, IBS）是小分频合成器中最典型的杂散。当输出频率接近 f_PFD 的整数倍时，小数分频器中的 ΔΣ 调制器会产生周期性图案，在偏移 f_IBS = |f_OUT - k·f_PFD| 处形成杂散。该杂散幅度与小数部分、调制器阶数、环路带宽有关，严重时可达 -40 dBc 以上。
四、整数边界杂散规避方法
规避 IBS 的常用策略包括：
- 偏移鉴相频率：将 f_PFD 略微偏移，使目标输出频率不落在整数边界附近。例如原 f_PFD = 100 MHz，输出 2400.1 MHz 时 IBS 偏移仅 0.1 MHz，可将 f_PFD 改为 99.9 MHz，使 IBS 偏移拉远至数 MHz，便于环路滤波器抑制。
- 调整参考分频比 R：在保持输出频率不变的前提下，改变 R 与 N 的组合，使小数部分远离 0 或 1。
- 使用高阶 ΔΣ 调制器：高阶调制器将杂散能量整形到更高频段，但会增加带内噪声，需权衡。
- 增加环路滤波器阶数或降低带宽：对已产生的 IBS 进行额外抑制，但会牺牲锁定时间。
- 采用双环或混频方案：将小数环与整数环结合，从根本上避开整数边界区域。
五、设计示例与判断依据
假设需要输出 2.4 GHz，频率步进 25 kHz，参考源为 10 MHz OCXO，相位噪声 -155 dBc/Hz@10 kHz。若直接取 f_PFD = 25 kHz，则 N = 96000，参考噪声放大 20·log₁₀(96000) ≈ 99.6 dB，贡献到输出约 -55.4 dBc/Hz@10 kHz，远高于VCO噪声，不可接受。改用小数分频，取 f_PFD = 100 MHz，则 N = 24，放大仅 27.6 dB，参考贡献约 -127.4 dBc/Hz，满足要求。此时小数部分为 0.001，接近整数边界，IBS 偏移仅 0.1 MHz。可将 f_PFD 调整为 99.9 MHz，重新计算 N = 24024.024，小数部分约 0.024，IBS 偏移约 2.4 MHz，环路滤波器可提供额外抑制。
判断设计是否达标，可依据以下顺序：
- 计算参考源贡献到输出的噪声，确认低于VCO噪声至少 6 dB。
- 确认环路带宽 ≤ f_PFD/10，且满足锁定时间要求。
- 扫描全频段，检查 IBS 是否低于系统杂散指标（如 -60 dBc）。
- 若 IBS 超标，优先调整 f_PFD 或 R，其次优化环路滤波器。
综上，参考频率与鉴相频率的设计本质是在噪声、分辨率、锁定时间和杂散之间寻找平衡。优先选择低相噪参考源，合理设置 R 与 N 使 f_PFD 尽可能高，同时通过频率规划避开整数边界，是工程上最有效的三条主线。