首页
›
芯片硬件与光电工程
›
210-Analog Devices高速转换与射频系统工程
›
《ADI高速时钟与同步系统设计工程》
VIP20
本课程属于:210-Analog Devices高速转换与射频系统工程
芯片硬件与光电工程 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
ADI高速时钟与同步系统设计工程
共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与工程全景
目标=高速时钟与同步系统的定义 · ADI产品生态定位 · 典型应用场景(数据中心
课程导入
工程全景
02
时钟抖动与相位噪声基础
目标=抖动定义与分类(随机/确定性) · 相位噪声与抖动转换 · 积分带宽选择
时钟抖动
相位噪声基础
03
同步系统核心指标
目标=相位对齐 · 确定性延迟 · 偏斜
同步系统核心指标
目标=相位对齐
04
ADI时钟产品家族概览
目标=ClockGenerator · JitterAttenuator · ClockDistribution
ADI
时钟产品家族概览
05
时钟树架构设计实战
目标=从参考源到末端负载的时钟树规划 · 扇出与电平匹配 · 抖动累积估算与ADI工具辅助设计
时钟树架构设计实…
目标=从参考源到…
06
锁相环(PLL)原理与ADI实现
目标=鉴相器 · 环路滤波器 · VCO
PLL
ADI
07
集成VCO的宽带频率合成器
目标=ADF4371/ADF4372… · 频率规划 · 杂散抑制与输出匹配设计
VCO
集成
08
抖动衰减器与清理器
目标=AD9545/AD9546等器… · 输入参考切换 · 保持模式与抖动滤除能力评估
抖动衰减器
清理器
09
多路输出时钟发生器设计
目标=AD9528/AD9523等器… · 输出驱动模式(LVPECL/LVDS… · 通道间偏斜校准
多路输出时钟发生…
AD9528/AD952…
10
同步以太网与IEEE 1588
目标=SyncE架构 · PTP时钟类型 · ADI支持1588的器件(如AD95…
IEEE
同步以太网
11
JESD204B/C时钟与同步
目标=器件时钟与SYSREF生成 · 确定性延迟 · 多芯片同步机制与ADI时钟芯片的JE…
JESD204B/C
时钟
12
SYSREF与同步信号分配
目标=SYSREF时序要求 · 建立保持窗口 · 多器件相位对齐
SYSREF
同步信号分配
13
时钟分配与扇出缓冲器
目标=ADCLK9xx系列 · 低偏斜设计 · 传输线匹配
时钟分配
扇出缓冲器
14
参考时钟输入与切换
目标=多参考输入管理 · 自动/手动切换 · 无毛刺切换
参考时钟输入
切换
15
环路滤波器设计与仿真
目标=无源/有源滤波器拓扑 · 元件选型 · ADIsimPLL/ADIsimCL…
环路滤波器设计
仿真
16
电源与时钟抖动
目标=LDO与开关电源对相位噪声的影… · 电源抑制比 · 去耦网络设计
电源
时钟抖动
17
PCB布局与信号完整性
目标=时钟走线阻抗控制 · 参考平面 · 过孔设计
PCB
布局
18
时钟抖动测量与验证
目标=相位噪声分析仪 · 示波器抖动分离 · 频谱仪杂散测量
时钟抖动测量
验证
19
确定性延迟与多芯片同步
目标=JESD204B子类1/2 · 确定性延迟测量 · 多ADC/DAC同步
确定性延迟
多芯片同步
20
保持模式与无缝切换
目标=保持over性能 · 温度漂移补偿 · 历史频率存储
保持模式
无缝切换
21
低抖动时钟在高速ADC中的应用
目标=ADC采样时钟要求 · SNR/SFDR与抖动关系 · AD9234/AD9680等ADC时…
ADC
低抖动时钟
22
低抖动时钟在高速DAC中的应用
目标=DAC更新率与相位噪声 · 多DAC同步 · AD9144/AD9172等DAC时…
DAC
低抖动时钟
23
射频采样与时钟
目标=RF-Sampling ADC… · 直接RF合成 · ADF4371在射频采样系统中的时钟…
射频采样
时钟
24
光通信与数据中心时钟
目标=100G/400G光模块时钟 · CDR与抖动容限 · ADI时钟芯片在光传输中的同步设计
光通信
数据
25
5G无线电时钟与同步
目标=O-RAN前传时钟 · eCPRI与1588 · JESD204B在Massive M…
5G无线电时钟
同步
26
雷达与相控阵时钟
目标=多通道相位相干 · 波束成形时钟分配 · ADAR1000等相控阵芯片的时钟同…
雷达
相控阵时钟
27
仪器仪表与测试设备时钟
目标=低相位噪声合成 · 频率扫描 · ADF4371/ADF5610在频谱…
仪器仪表
测试设备时钟
28
时钟系统调试与故障排查
目标=锁定失败 · 杂散 · 抖动超标
时钟系统调试
故障排查
29
系统级时钟预算与仿真
目标=抖动预算分配 · 相位噪声级联计算 · ADIsimCLK/ADIsimPL…
系统级时钟预算
仿真
30
综合实战
目标=设计一个多通道JESD204B… · 包含器件选型 · 环路设计
综合实战
JESD204B
所属VIP或分类
同VIP:ADI-JESD204高速数据链路工程
同VIP:ADI-PLL与频率合成器系统设计
同VIP:ADI-SDR射频前端与基带接口工程