📚 课程目录第4章 ADRV9009/ADRV9026宽带收发器

4. ADRV9009/ADRV9026宽带收发器

ADRV9009 与 ADRV9026 是 ADI 面向宽带软件定义无线电（SDR）平台的两代高集成度射频收发器。理解它们的关键，不是记住“几发几收”的数字，而是把多通道同步、观测接收通道（ORx）、跳频与动态配置这三件事放在同一条信号链上看：谁在发射、谁在接收、谁在“偷看”发射结果，以及这些通道如何在时间与频率上被统一调度。

一、多通道架构：不是简单的数量叠加

ADRV9009 提供 2 个发射通道（Tx1/Tx2）、2 个接收通道（Rx1/Rx2）和 2 个观测接收通道（ORx1/ORx2）；ADRV9026 则扩展到 4 个发射、4 个接收和 2 个观测接收通道。通道数量增加带来的核心问题不是“接几根天线”，而是通道间相位与采样时刻的一致性。

在相控阵、MIMO 或波束赋形场景中，多个 Tx 通道必须共享同一个本振（LO）和同一套采样时钟，否则通道间会引入随机的相位差，导致波束指向漂移。ADRV9009/ADRV9026 内部通过公共的 LO 分配网络和 JESD204B/C 多链路同步机制，使多片器件之间也能实现确定性延迟。实际配置时，需要关注三个同步层级：

片内同步：同一芯片内 Tx/Rx/ORx 共用参考时钟与 LO，通道间相位关系固定。
片间同步：多片 ADRV9009 通过 SYSREF 与同步脉冲对齐，确保各片采样时刻一致。
链路同步：JESD204B/C 链路的弹性缓冲释放点由 SYSREF 确定，保证数据从射频到基带的延迟可重复。

如果忽略 SYSREF 的建立/保持时间要求，常见现象是通道间出现周期性相位跳变，而不是稳定的固定偏差——这一点在调试多通道系统时非常关键。

二、观测接收通道：发射链路的“内窥镜”

ORx 通道是 ADRV9009/ADRV9026 区别于普通收发器的重要特性。它并不用于常规接收，而是在发射时耦合一部分发射信号回收到芯片内部，用于监测发射功率、校正 IQ 不平衡、补偿 PA 非线性，或为数字预失真（DPD）提供反馈样本。

ORx 的典型连接方式是：Tx 输出经过定向耦合器，耦合端接入 ORx 输入。这样 ORx 看到的信号包含发射链路的全部失真——包括 DAC 镜像、调制器载波泄漏、PA 压缩等。基带处理器利用 ORx 采集的数据与原始发射数据对比，即可估计误差并反向修正。

配置 ORx 时有几个要点：

衰减设置：ORx 输入通常需要外部衰减器或耦合器将信号降到合适电平，避免 ADC 饱和。ADRV9009 的 ORx 输入范围与 Rx 类似，但耦合信号往往更强，需预留 10～20 dB 余量。
与 Tx 的时序对齐：ORx 采集必须与 Tx 发射在时间上对齐，否则 DPD 估计会引入延迟失配。通常通过 TDD 控制信号或 JESD204B 的帧同步来保证。
通道选择：ADRV9009 的 ORx1 通常对应 Tx1 的观测，ORx2 对应 Tx2；ADRV9026 的 ORx 可灵活映射到不同 Tx 通道，需在初始化配置中明确。

三、跳频与动态配置：从“固定频点”到“按需切换”

跳频（Frequency Hopping）是 ADRV9009/ADRV9026 在宽带 SDR 中的重要能力。它允许器件在预设的多个频点之间快速切换，切换时间通常在微秒级。实现跳频的关键在于预存多个 LO 配置，并通过 GPIO 或 SPI 触发切换，而不是每次重新计算和写入全部寄存器。

ADRV9009 支持最多 16 个跳频表项（具体数量依配置而定），每个表项包含 LO 频率、增益、滤波器等参数。切换时，器件内部的状态机自动完成 PLL 重锁定和通道重新校准。实际使用中需要注意：

切换时间：PLL 重锁定需要时间，典型值在几十微秒量级，具体取决于环路带宽和频差。
校准保持：跳频后部分校准（如 IQ 校正）可能失效，需确认是否启用“快速切换”模式，该模式会保留部分校准结果。
与 TDD 的配合：在 TDD 系统中，跳频通常安排在收发切换的间隙内完成，避免中断业务。

动态配置则更进一步：不仅切换频率，还可在运行中调整采样率、通道使能、增益分配等。ADRV9009/ADRV9026 通过 SPI 接口和内部 ARM 处理器支持部分参数的在线更新，但并非所有参数都支持热切换。例如，JESD204B 的链路参数（L、M、F 等）在链路建立后通常不能动态更改，需要重新初始化。

四、配置要点与常见问题

综合来看，ADRV9009/ADRV9026 的配置可以围绕以下几条主线展开：

时钟与同步：确保 DEV_CLK、SYSREF、REF_CLK 的相位关系满足建立/保持要求，这是多通道一致性的基础。
JESD204B/C 链路：根据通道数和采样率计算 Lane 速率，确认 LMF 配置与 FPGA 侧一致。
ORx 路径：明确耦合方式、衰减量和采集时序，确保 DPD 或功率监测能拿到有效数据。
跳频表：预存频点与增益，验证切换时间是否满足系统帧结构要求。
动态配置边界：区分“可在线更新”和“需重新初始化”的参数，避免运行中误操作导致链路中断。

在实际项目中，建议先用 ADI 的 Transceiver Evaluation Software（TES）或 IIO Oscilloscope 完成单通道基本收发验证，再逐步启用多通道同步和 ORx 反馈，最后加入跳频。这样可以把问题定位在单一环节，而不是在复杂配置中反复排查。

上图把 ADRV9009/ADRV9026 的多通道信号链、ORx 反馈路径和跳频控制放在同一张视图中。可以看到，Tx 与 Rx 共享 LO/PLL 和数字处理资源，ORx 从射频前端耦合回采，SPI/GPIO 负责跳频表切换和动态配置。理解这张图，就抓住了本节的核心：多通道靠同步、ORx 靠耦合与对齐、跳频靠预存与快速切换。