1. 走进ADI软件定义无线电平台

软件定义无线电（Software Defined Radio，SDR）并不是一种具体的电路板，而是一种把“无线电功能尽量交给软件实现”的设计思想。传统无线电把调制、解调、滤波、混频等环节固化在模拟电路和专用芯片里，一部电台通常只能工作在少数几个频段和制式上；SDR 则把尽可能多的信号处理搬到数字域，用可编程逻辑和处理器完成，硬件只负责把射频信号干净地搬到数字域、再把数字信号搬回射频。这样，同一套硬件通过加载不同的软件或比特流，就能变成调频接收机、LoRa 网关、雷达信号分析仪或 5G 试验终端。

理解 SDR，关键是抓住一条“信号链”的走向。以接收方向为例：天线收到的微弱射频信号先经过低噪声放大和滤波，再由混频器与本振信号相乘，下变频到中频或零中频；随后由模数转换器（ADC）采样成数字流，交给 FPGA 做抽取、滤波、数字下变频，最后送到处理器里做解调、解码和协议解析。发射方向正好相反：处理器生成基带数据，FPGA 完成数字上变频和插值，数模转换器（DAC）输出模拟信号，再经混频、放大后从天线辐射出去。SDR 的“软件定义”能力，正体现在数字域这一段可以任意重写。

ADI 的 SDR 产品家族可以按“集成度”和“通道数”两条线索来梳理。面向教学与快速原型，有以 ADALM-PLUTO 为代表的便携平台，它把收发通道、FPGA 和 USB 接口集成在小尺寸板卡上，适合入门实验。面向更高性能的研发，有 AD9361/AD9364 这类射频捷变收发器，覆盖 70 MHz 到 6 GHz，支持 2×2 收发，是大量 SDR 平台的核心芯片。再往上，ADRV9002/ADRV9009 等宽带收发器提供更宽的带宽和更高的动态范围，常用于通信基础设施和相控阵研究。对于需要多通道相参的应用，还有 ADRV9009 多片同步方案以及基于 AD9081 等高速数据转换器的宽带平台。这些器件的共同点是：把射频前端、数据转换器和部分数字处理集成在一起，通过 SPI 配置寄存器、通过 JESD204B/C 等高速串行接口传输采样数据。

典型应用场景决定了我们该关注哪些参数。在通信系统验证中，关注的是调制精度、EVM 和邻道泄漏；在频谱监测与干扰排查中，关注的是接收灵敏度、瞬时带宽和扫描速度；在雷达与相控阵研究中，关注的是多通道相位一致性、收发切换时延；在物联网网关中，关注的是功耗、成本和协议栈的软件适配。同一个 AD9361，在不同场景下配置的采样率、增益模式、滤波器带宽可能完全不同，这正是 SDR 灵活性的体现。

下面这张图把 SDR 的收发信号链、ADI 产品家族的分层关系以及典型应用场景放在同一张视图中，帮助建立整体印象。

课程的学习路线可以沿着“先会用、再会配、后会改”三层推进。第一层是建立概念并跑通链路：安装 IIO Oscilloscope 或 GNU Radio，用 ADALM-PLUTO 接收一个已知的 FM 广播或发射一段单音，观察频谱和星座图，确认收发链路工作正常。第二层是理解配置：通过 libiio 或 IIO 工具读写 AD9361 的采样率、本振频率、增益模式等寄存器，理解采样率与带宽、本振与中心频率之间的对应关系。第三层是深入数字域：在 FPGA 或处理器中修改滤波、抽取、调制解调逻辑，把平台改造成自己需要的制式。这三层不是严格串行的，但缺少第一层的直观感受，后面的寄存器配置很容易变成盲调。

需要提醒的是，SDR 的灵活性也带来新的约束。采样率越高，数据量越大，对 USB 或 JESD204 链路的吞吐要求越高；本振泄漏、镜像抑制、IQ 不平衡等模拟域问题不会因为“软件定义”而消失，反而会在宽带配置下更明显。因此，实际调试中经常需要在“带宽、动态范围、功耗、成本”之间做取舍。理解这些取舍，比记住某个寄存器的地址更重要。

本章后续内容会围绕这条主线展开：先建立 SDR 的基本概念和信号链认知，再认识 ADI 的主要器件与开发工具，最后通过几个典型实验把“配置—观察—判断”的闭环跑通。你不需要一开始就掌握所有寄存器细节，但需要清楚每一步操作对应信号链上的哪个环节、会影响哪个可观测指标。