4. 电源与偏置故障定位

射频芯片对供电的敏感度远高于普通数字芯片。同一颗 ADI 射频收发器或 PLL,数字域可以容忍几十毫伏的纹波,而 VCO、混频器、LNA 的供电纹波一旦耦合到本振或增益级,就会直接表现为相位噪声恶化、杂散抬升、EVM 变差。因此电源与偏置故障定位的第一步不是拿万用表去量电压,而是先建立"供电域—负载—敏感度"的对应关系,再决定测什么、在哪测、用什么带宽测。

供电域划分:先分清谁给谁供电

ADI 射频芯片通常把供电引脚按功能域分组,常见划分包括:射频/模拟域(AVDD),供给 LNA、混频器、VGA、VCO 缓冲;本振/时钟域(VCO_VDD、CLK_VDD),供给 VCO 核心、分频器和时钟缓冲,对纹波最敏感;数字/接口域(DVDD、IOVDD),供给 SPI、状态机、数字滤波器,噪声容忍度较高;PA 域(PA_VDD),电流大、瞬态强,通常单独供电。部分器件还有 PLL 电荷泵域 和 ADC/DAC 模拟域。

划分供电域的意义在于:不同域的噪声耦合路径不同,去耦网络也不同。射频域常用 100 pF + 1 nF + 0.1 µF 多级去耦,本振域甚至需要 10 µF 以上的低 ESR 电容配合铁氧体磁珠隔离,而数字域用 0.1 µF 就近去耦即可。若把本振域和数字域共用一条电源走线,数字开关噪声会通过共享阻抗串入 VCO,表现为近端相位噪声恶化。

LDO 与 DCDC 的纹波要求

射频供电通常采用"DCDC 预降压 + LDO 后级净化"的两级架构。DCDC 效率高但开关纹波大,典型开关频率 1~3 MHz,输出纹波 10~50 mVpp;LDO 抑制比(PSRR)在 1 MHz 处通常只有 40~60 dB,且随频率升高快速下降。因此关键敏感域应优先用 LDO 直接供电,或让 DCDC 输出先经过 LC 滤波再进 LDO。

判断纹波是否合格,不能只看示波器峰峰值。正确做法是用带宽 20 MHz 的示波器配合弹簧地线测量,避免长地线引入的环路噪声。对 VCO 供电,一般要求纹波 < 1 mVrms;对混频器、VGA 供电,< 3 mVrms;数字域 < 20 mVrms 即可。若测到 5 mVpp 的 2 MHz 开关纹波落在 VCO 供电上,即使直流电压完全正确,相位噪声也可能恶化 3~6 dB。

测量纹波时,示波器探头必须使用弹簧地环,禁止用长鳄鱼夹地线;否则测到的往往是地环路拾取的开关噪声,而非电源真实纹波。

上电时序异常与电流异常

ADI 射频芯片对上电顺序有明确要求,典型顺序为:数字域 DVDD → 模拟域 AVDD → 本振域 VCO_VDD → PA_VDD。若顺序颠倒,例如先上 AVDD 后上 DVDD,芯片内部 ESD 二极管可能被正向导通,形成大电流路径,轻则启动失败,重则损坏。判断时序是否异常,可用四通道示波器同时抓取各域上电波形,观察上升沿时间差和是否有回沟。

电流异常是更直接的故障信号。正常工作时,各域电流应落在数据手册给出的典型值附近。若某域电流偏大 2 倍以上,常见原因有:去耦电容短路、芯片内部闩锁、供电域之间串扰。若电流偏小甚至接近零,则可能是 LDO 未使能、磁珠开路或芯片未进入正常工作模式。测量时建议在供电支路串入 0.1 Ω 采样电阻,用差分探头测压降换算电流,避免直接断开回路引入干扰。

偏置电压偏离的测量方法

偏置电压偏离往往比电源纹波更隐蔽。射频芯片内部偏置通常由基准电流源经镜像产生,外部只引出少数偏置引脚(如 VBIAS、VREF、IBIAS)。测量时应以芯片 AGND 引脚 为参考点,而非板级电源地,因为大电流回流路径上的地电位差可能达到几毫伏到几十毫伏。

典型判断依据:VREF 偏离标称值超过 ±2% 即需排查;VBIAS 偏离超过 ±5% 会导致增益压缩点偏移。若 VREF 正常而 VBIAS 偏离,问题多在外部偏置电阻或镜像管负载;若 VREF 本身偏离,则需检查基准源供电和去耦。测量时用 6 位半数字表,输入阻抗 > 10 GΩ,避免表笔负载效应。

典型故障案例

某 Ka 波段收发模块在常温下工作正常,高温 +85 ℃ 时出现接收增益下降 6 dB。排查发现 AVDD 域 LDO 在高温下输出跌落 80 mV,原因是 LDO 压差不足,DCDC 输出仅比 LDO 目标输出高 200 mV,高温下 DCDC 效率下降导致输入跌落。将 DCDC 输出提高 400 mV 后故障消失。该案例说明:电源故障不一定是纹波问题,压差余量在温度极端点同样关键。

另一案例:某 PLL 芯片锁定指示正常,但相位噪声在 100 kHz 偏移处恶化 8 dB。最终定位为 VCO_VDD 去耦网络中一颗 10 µF 电容虚焊,导致 1~3 MHz 频段阻抗升高,DCDC 开关噪声直接进入 VCO。补焊后相位噪声恢复。该案例说明:偏置和锁定正常不代表供电干净,频域阻抗才是关键。

射频芯片供电域与故障定位关系图 DCDC 1~3 MHz 开关 LDO PSRR 40~60 dB 预降压 AVDD 模拟域 LNA/Mixer/VGA VCO_VDD 本振域 VCO/分频/缓冲 PA_VDD 功放域 大电流瞬态 DVDD 数字域 SPI/状态机 纹波敏感度与要求 AVDD:< 3 mVrms VCO_VDD:< 1 mVrms PA_VDD:瞬态 < 50 mV DVDD:< 20 mVrms 测量:20 MHz 带宽 + 弹簧地 参考点:芯片 AGND 引脚 偏置偏离:VREF ±2% / VBIAS ±5% 故障定位判断路径 电流异常? 串 0.1 Ω 采样 纹波超标? 查去耦/磁珠 时序错误? 四通道抓上电 偏置偏离? 查基准/镜像 定位顺序:先电流 → 再纹波 → 再时序 → 最后偏置,逐层缩小范围

综合来看,电源与偏置故障定位的核心逻辑是:先建立供电域与敏感度的对应关系,再用正确的测量方法获取电流、纹波、时序、偏置四类证据,最后按"电流→纹波→时序→偏置"的顺序逐层缩小范围。多数现场故障并非单一原因,而是压差余量、去耦阻抗、上电顺序中的某一项在温度或批次边界上越限。把测量参考点、带宽和判断阈值固定下来,才能让定位过程可复现、可交接。